



UNIVERSIDADE
ESTADUAL DE LONDRINA

JOÃO LUIZ DALLAMUTA LOPES

**CONVERSOR BOOST QUADRÁTICO ENTRELAÇADO COM
MULTIPLICAÇÃO CAPACITIVA DE TENSÃO**

JOÃO LUIZ DALLAMUTA LOPES

**CONVERSOR BOOST QUADRÁTICO ENTRELAÇADO COM
MULTIPLICAÇÃO CAPACITIVA DE TENSÃO**

Dissertação apresentada ao Programa de Pós-graduação em Engenharia Elétrica da Universidade Estadual de Londrina como Parte dos Requisitos para a obtenção do Título de Mestre em Engenharia Elétrica.

Área de concentração: Sistemas Eletrônicos
Especialidade: Eletrônica de Potência

Orientador: Prof. Dr. Lúcio dos Reis Barbosa

Londrina
2014

**Catálogo elaborado pela Divisão de Processos Técnicos da Biblioteca Central da
Universidade Estadual de Londrina.**

Dados Internacionais de Catalogação-na-Publicação (CIP)

L864c Lopes, João Luiz Dallamuta.
 Conversor *boost* quadrático entrelaçado com multiplicação capacitativa de
 tensão / João Luiz Dallamuta Lopes. – Londrina, 2014.
 119 f. : il.

 Orientador: Lúcio dos Reis Barbosa.
 Dissertação (Mestrado em Engenharia Elétrica) – Universidade Estadual de Londrina,
 Centro de Tecnologia e Urbanismo, Programa de Pós-Graduação em Engenharia Elétrica,
 2014.
 Inclui bibliografia.

 1. Conversor *boost* quadrático – Teses. 2. Eletrônica de potência – Teses. 3.
 Sistemas eletrônicos – Teses. 4. Engenharia elétrica – Teses. I. Barbosa, Lúcio dos Reis. II.
 Universidade Estadual de Londrina. Centro de Tecnologia e Urbanismo. Programa de Pós-
 graduação em Engenharia Elétrica. III. Título.

CDU 621.38

JOÃO LUIZ DALLAMUTA LOPES

**CONVERSOR BOOST QUADRÁTICO ENTRELAÇADO COM
MULTIPLICAÇÃO CAPACITIVA DE TENSÃO**

Dissertação apresentada ao Programa de Pós-graduação em Engenharia Elétrica da Universidade Estadual de Londrina como Parte dos Requisitos para a obtenção do Título de Mestre em Engenharia Elétrica.

BANCA EXAMINADORA

Orientador: Prof. Dr. Lúcio dos Reis Barbosa
Universidade Estadual de Londrina - UEL

Prof. Dr. Aziz Elias Demian Junior
Universidade Estadual de Londrina - UEL

Prof. Dr. José Antonio Lambert
Instituto Federal de Educação, Ciência e
Tecnologia do Estado de Goiás

Londrina, 12 de setembro de 2014.

Dedico este trabalho a meus avós, Jandira
Leobato Dallamuta e Arnaldo Dallamuta
(in memoriam)

AGRADECIMENTOS

Agradeço a meu orientador professor Dr. Lúcio dos Reis Barbosa, pelos dois anos de relacionamento acadêmico, sempre se pautando no bom senso e profissionalismo, o que permitiu a conclusão deste trabalho dentro dos prazos e escopo propostos.

Agradeço a meus avós, Arnaldo (*in memoriam*) e Jandira, que me hospedaram em sua casa, durante o período do curso de mestrado, condição sem a qual a obtenção do título não seria possível.

A meu pai, Luiz Almeida Lopes, pelos princípios e pelo esforço para que o sonho de me tornar engenheiro fosse um dia realidade.

A meus tios, Ana Lúcia, Nilton, Nahjyla e Marcos, pela extrema generosidade durante todos estes anos.

Ao meu amigo, Professor Fabiano Koenig de Castro.

Aos colegas Edno Gentilho Junior, Jaime Mizuguchi, Luis Gustavo Toledo Zulai, Marcelo Fiori, Mikael Nunes, Robledo Carazai, Thiago Tonon, pelo espírito de parceria durante o curso, sempre ajudando, trocando informações, incentivando.

Aos técnicos de laboratório do departamento de engenharia elétrica. Luis Carlos Mathias, Luiz Fernando Schmidt, Older Kelson Lopes. Pessoas de grande competência e profissionalismo, cujo suporte prestado na fase de construção do protótipo, foi fundamental para o sucesso deste trabalho

A Deus, por todo o resto!

RESUMO

Elevado ganho estático de tensão, altas frequências de chaveamento, com boa eficiência de conversão são as características desejáveis de um conversor de energia. Seguindo esta lista de requisitos desejáveis é apresentado uma nova topologia de conversor CC/CC elevador de tensão que faz uso de três topologias base, conversor boost quadrático, entrelaçamento e multiplicação capacitiva de tensão. O circuito, objeto do estudo, é apto para funcionar como elevador de tensão, com chaveamento suave por meio de modulação por largura de pulso (PWM). Neste trabalho são demonstradas as principais topologias utilizadas no projeto, suas análises qualitativas e quantitativas, o roteiro de projeto e os resultados obtidos.

Palavras-chave: Conversores entrelaçados. Boost quadráticos. Comutação suave. Multiplicador de tensão.

ABSTRACT

A high static voltage gain, high frequency switching with good conversion efficiency are the desirable characteristics of a power converter. Following this list of desirable requirements, a new topology DC / DC converter lift tension that makes use of three basic topologies: Quadratic boost, interleaved topology, capacitive voltage multiplication. The circuit, object of the study is able to operate with soft switching using pulse width modulation. This work demonstrated the main topologies used in the project, their qualitative and quantitative analyzes, the design process and the project results.

Keywords: Interleaved converter. Quadratic boost. Soft switching. Voltage multiplier.

LISTA DE FIGURAS

Figura 1.1 - Principais componentes em eletrônica de potência	16
Figura 1.2 - Inversor genérico	18
Figura 2.1 – Conversor boost.....	22
Figura 2.2 – Pulsos de controle do conversor boost	22
Figura 2.3 – Representação da 1º etapa de funcionamento	23
Figura 2.4 – Representação da 2º etapa de funcionamento	23
Figura 2.5 – Curva de transferência para um conversor boost simples ideal	24
Figura 2.6 - Formas de onda teóricas para o regime contínuo	25
Figura 2.7 – Formas de onda teóricas para o regime descontinuo	27
Figura 2.8 – Formas de onda teóricas para o regime descontinuo	30
Figura 2.9 – Conversor boost em cascata.....	32
Figura 2.10 – Etapa 1º de funcionamento.....	32
Figura 2.11 – Etapa 2º de funcionamento.....	33
Figura 2.12 – Curva de transferência de um conversor <i>boost</i> simples versus <i>boost</i> quadrático	34
Figura 2.13 – Ganho de tensão de um conversor quadrático em função da sua eficiência	36
Figura 2.14 – Substituição e deslocamento da chave S1	37
Figura 2.15 – Substituição e deslocamento da chave S1	37
Figura 2.16 – Etapa 1º de funcionamento do <i>boost</i> quadrático	38
Figura 2.17 – Etapa 2º de funcionamento do <i>boost</i> quadrático	38
Figura 2.18 – Conversor boost entrelaçado	41
Figura 2.19 – Formas de onda do conversor boost entrelaçado.....	42
Figura 2.20 – Exemplo de topologia de um multiplicador de tensão	43
Figura 2.21 – Configuração genérica de conversor entrelaçado com multiplicador capacitivo	44
Figura 2.3 – Etapa 1º de funcionamento.....	45
Figura 2.4 – Etapa 2º de funcionamento.....	46
Figura 2.5 – Etapa 3º de funcionamento.....	46
Figura 2.6 – Etapa 4º de funcionamento.....	47
Figura 2.7 – Formas de onda teórica do dobrador de tensão	48

Figura 2.8 –	Ganhos de tensão para as configurações convencional, quadrática e quadrática com dobrador de tensão	49
Figura 3.1 –	Circuito <i>boost</i> quadrático entrelaçado com multiplicação de tensão	50
Figura 3.2 –	Primeira etapa de funcionamento ($D > 0,5$)	52
Figura 3.3 –	Segunda etapa de funcionamento ($D > 0,5$)	53
Figura 3.4 –	Terceira etapa de funcionamento ($D > 0,5$).....	54
Figura 3.5 –	Quarta etapa de funcionamento ($D > 0,5$).....	55
Figura 3.6 –	Primeira etapa de funcionamento ($D < 0,5$)	57
Figura 3.7 –	Segunda etapa de funcionamento ($D < 0,5$)	58
Figura 3.8 –	Terceira etapa de funcionamento ($D < 0,5$).....	59
Figura 3.9 –	Quarta etapa de funcionamento ($D < 0,5$).....	60
Figura 3.10 –	Formas de onda para ($D < 0,5$).....	61
Figura 3.11 –	Condução dissipativa do MOSFET com carga resistiva	62
Figura 3.12 –	Configuração de <i>snubber</i> do tipo dissipativo	63
Figura 3.13 –	Célula de comutação suave utilizada.....	63
Figura 3.14 –	Etapa t_0, t_1	65
Figura 3.15 –	Etapa t_1, t_2	65
Figura 3.16 –	Etapa t_2, t_3	66
Figura 3.17 –	Etapa t_3, t_4	66
Figura 3.18 –	Etapa t_4, t_5	67
Figura 3.19 –	Etapa t_5, t_6	67
Figura 3.20 –	Etapa t_6, t_7	68
Figura 3.21 –	Etapa t_7, t_8	68
Figura 3.22 –	Etapa t_8, t_9	69
Figura 3.23 –	Etapa t_9, t_0	69
Figura 3.24 –	Tensões e correntes no circuito de auxílio a comutação.....	70
Figura 4.1 –	Diagrama de blocos simplificado do conversor	74
Figura 4.2 –	Fluxo de potência e valores de tensão e corrente intra-estágios.....	79
Figura 4.3 –	Formas de ondas para o acionamento das chaves principais.....	86
Figura 4.4 –	Geração PWM em conversores entrelaçados.....	87
Figura 4.5 –	Diagrama de blocos do circuito integrado LM 3524	88

Figura 4.6 – Diagrama de blocos do sistema de controle	89
Figura 4.7 – Diagrama de blocos do sistema de controle	90
Figura 4.8 – Formas de onda triangulares do modulador PWM.....	92
Figura 4.9 – Formas de onda PWM	92
Figura 4.10 - Circuito do sistema de controle	96
Figura 4.11 - Circuito final com os valores calculados	97
Figura 5.1 - Pulsos de excitação do conversor.....	99
Figura 5.2 - Tensões V_{C1} e na carga.....	100
Figura 5.3 - Tensões de entrada, intermediárias e de saída	101
Figura 5.4 – Efeito do entrelaçamento na corrente de entrada	102
Figura 5.5 - Corrente de entrada e as correntes nos indutores L_{L1} e L_{L3}	103
Figura 5.6 - Correntes nas chaves principais e nos diodos da etapa multiplicadora	104
Figura 5.7 – Corrente versus tensão nas chaves controladas	105
Figura 5.8 – Corrente em L_{R1} versus tensão em C_{R1}	106
Figura 5.9 - Processo de obtenção da eficiência do conversor	107
Figura 5.10 - Gráfico de eficiência do conversor	107
Figura 5.11 - Tensão de entrada para verificação do controle	108
Figura 5.12 - Tensão de entrada versus tensão de saída do conversor em malha fechada.....	109
Figura 5.13 - Estimativa de regulação do conversor em malha fechada	110

LISTA DE SIGLAS

CC	Corrente continua
CRT	Cathode ray tube
DSP	Digital signal processing
GTO	Gate turn-off thyristor
IGBT	Insulated-gate bipolar transistor
MOSFET	Metal–oxide–semiconductor field-effect transistor
PLL	Phase-locked loop
PWM	Pulse width modulation
SCR	Silicon controlled rectifier
SIN	Sistema interligado nacional
SOBRAEP	Sociedade brasileira de eletrônica de potencia
UPS	Uninterrupted power supply
VCO	Voltage-controlled oscillator
VDS	Voltage drain to source
VGS	Voltage gate to source
ZCS	Zero current switching
ZVS	Zero voltage switching

LISTA DE SÍMBOLOS

C	Capacitância
C _n	Capacitor n
CM _n	Capacitor multiplicador n
CR _n	Capacitor ressonante n
D	Razão cíclica
D _n	Diodo n
E	Tensão da fonte de entrada do conversor
f	Frequência de chaveamento
G	Ganho do estágio conversor
i(t)	Corrente instantânea
IC	Corrente no capacitor
ID	Corrente no diodo
I _{ef}	Corrente eficaz
IL	Corrente no indutor
ILR	Corrente no indutor ressonante
I _O	Corrente na carga
I _m	Corrente mínima no indutor de um conversor boost
I _M	Corrente máxima no indutor de um conversor boost
I _{med}	Corrente média
IS	Corrente na chave
I _O	Corrente na carga
k	Constante adimensional
L	Indutor
LR	Indutor ressonante
LR _n	Indutor ressonante n
P _{in}	Potência na entrada
P _{out}	Potência na saída
R _O	Resistência de carga
R _n	Resistência n
S _n	Chave n
T	Período
T _s	Período de chaveamento

V_{cc}	Tensão contínua de alimentação
V_0	Tensão na saída do conversor
V_i, V_{in}	Tensão na entrada do conversor
$v(t)$	Tensão instantânea
V_L	Tensão no indutor
V_{CR}	Tensão no capacitor ressonante
$V_{CR}(t)$	Tensão no capacitor no instante (t)
V_{ef}	Tensão eficaz
V_{med}	Tensão média
Δt_n	Intervalo de tempo
$\Delta \Phi$	Deslocamento de tempo entre dois sinais
ω_0	Frequência de ressonância
η	Rendimento
α	Fator Q do circuito ressonante

SUMÁRIO

1	INTRODUÇÃO	15
1.1	MOTIVAÇÃO	19
1.2	JUSTIFICATIVAS.....	19
1.3	OBJETIVOS	19
1.4	ORGANIZAÇÃO DO TRABALHO.....	20
1.5	TRABALHOS PUBLICADOS	21
2	CONVERSORES BOOST E SUAS DERIVAÇÕES. CONFIGURAÇÕES ENTRELAÇADAS E MULTIPLICADORES DE TENSÃO	22
2.1	CONVERSOR <i>BOOST</i> CONVENCIONAL.....	22
2.2	OPERAÇÃO EM CONDUÇÃO CONTÍNUA	25
2.3	OPERAÇÃO EM CONDUÇÃO DESCONTÍNUA E LIMIAR DE CONTINUIDADE E FILTRO DE SAÍDA.....	27
2.4	TOPOLOGIAS QUADRÁTICAS DO CONVERSOR <i>BOOST</i>	32
2.4.1	Conversor <i>Boost</i> em Cascata	32
2.4.2	Conversor <i>Boost</i> Quadrático com uma Chave Controlada	36
2.5	CONVERSORES <i>BOOST</i> ENTRELAÇADOS	40
2.6	MULTIPLICADORES CAPACITIVOS DE TENSÃO	42
2.7	CONCLUSÕES	49
3	ANÁLISE QUALITATIVA DO CONVERSOR BOOST QUADRÁTICO ENTRELAÇADO COM MULTIPLICAÇÃO CAPACITIVA DE TENSÃO	50
3.1	ANALISE DO CONVERSOR PARA $D > 0,5$	51
3.1.1	Primeira Etapa de Funcionamento	52
3.1.2	Segunda Etapa de Funcionamento	53
3.1.3	Terceira Etapa de Funcionamento.....	54
3.1.4	Quarta Etapa de Funcionamento	55
3.2	ANALISE DO CONVERSOR PARA $D < 0,5$	56
3.2.1	Primeira Etapa de Funcionamento	57
3.2.2	Segunda Etapa de Funcionamento	59
3.2.3	Terceira Etapa de Funcionamento.....	59
3.2.4	Quarta Etapa de Funcionamento.....	60
3.2.5	Formas de Onda para $D < 0,5$	60
3.3	CONVERSORES <i>BOOST</i> QUADRÁTICOS COM CÉLULA DE COMUTAÇÃO SUAVE	62
3.3.1	Etapas de Funcionamento da Célula de Comutação Suave	64
3.3.2	Análise Quantitativa do Funcionamento do Conversor	70
3.4	CONCLUSÕES	72

4	METODOLOGIA DE PROJETO DO CONVERSOR	73
4.1	DETERMINAÇÃO DOS VALORES NOMINAIS DE PROJETO	73
4.2	CÁLCULO DOS VALORES DE TENSÃO E CORRENTE INTERMEDIÁRIOS	74
4.3	CÁLCULO DA RAZÃO CÍCLICA	79
4.4	CÁLCULO DA ONDULAÇÃO DE CORRENTE NOS INDUTORES DO PRIMEIRO ESTÁGIO	80
4.5	CÁLCULO DOS INDUTORES DO PRIMEIRO E SEGUNDO ESTÁGIO.....	81
4.6	CÁLCULO DOS CAPACITORES INTERMEDIÁRIOS	82
4.7	CÁLCULO DO CAPACITOR FILTRO DE SAÍDA	83
4.8	CÁLCULO DOS CAPACITORES DO MULTIPLICADOR DE TENSÃO	84
4.9	PROJETO DA CÉLULA DE COMUTAÇÃO SUAVE	84
4.10	PROJETO DO SISTEMA DE CONTROLE DO CONVERSOR.....	86
4.10.1	Dimensionamento dos Componentes do Sistema de Controle	91
4.11	CIRCUITO FINAL DO CONVERSOR	96
4.12	CONCLUSÕES	97
5	SIMULAÇÕES E ANÁLISE DOS RESULTADOS EXPERIMENTAIS	98
5.1	RESULTADOS DE SIMULAÇÕES E EXPERIMENTAIS OBTIDOS	99
5.1.1	Amostra dos Pulsos de Controle	99
5.1.2	Tensões de Entrada, Estágio Intermediário e Saída do Conversor	100
5.1.3	Correntes de Entrada dos Braços Quadráticos e Corrente Fornecida pela Fonte.....	102
5.1.4	Correntes nas Chaves Principais e nos Diodos do Estágio Multiplicador	103
5.1.5	Funcionamento do Circuito Ressonante.....	104
5.1.6	Ensaio de Eficiência do Conversor	106
5.1.7	Controle do Conversor.....	108
5.2	CONCLUSÃO	110
6	CONCLUSÃO GERAL	112
	REFERÊNCIAS	114
	APÊNDICES	117
	APÊNDICE A - Circuito do protótipo.....	118

1 INTRODUÇÃO

O controle de fluxo de energia elétrica entre dois ou mais sistemas elétricos distintos sempre foi uma das grandes preocupações dos engenheiros ao longo da história da engenharia elétrica (BARBI, 2007).

A Eletrônica de Potência é a aplicação da eletrônica, normalmente de estado sólido, para o controle e conversão de energia elétrica. A origem mais remota da eletrônica de potência data da primeira década do século XX com a invenção da válvula de arco de mercúrio por Peter Cooper Hewitt, com o uso deste dispositivo retificador foi possível transformar a corrente alternada dos sistemas públicos de distribuição de energia elétrica para motores industriais, trens elétricos e os primeiros transmissores de rádio frequência. As válvulas de arco de mercúrio foram amplamente empregadas como retificadores de potência até o começo dos anos de 1970.

A necessidade de interruptores mais eficientes, compactos e rápidos levou ao desenvolvimento de interruptores eletrônicos a estado sólido. Assim nos anos 60 foi desenvolvido o *tiristor* nos laboratórios da General Electric nos Estados Unidos. O *tiristor* foi indubitavelmente um componente que mudou a trajetória da engenharia e das atividades industriais deste então, repercutindo profundamente em todas as atividades humanas, sobretudo as de natureza produtiva (BARBI, 2007).

Ainda nos anos 60, surgiram os primeiros conversores CC-CC chaveados, impulsionados sobretudo pelo programa espacial norte americano e a necessidade de condicionamento de energia gerada pelas células de combustível dos programas Apolo e Gemini, situações em que os tradicionais conversores lineares não atendiam os requisitos de rendimento, massa e volume para operação embarcada em espaçonaves. Estes conversores eram baseados em transistores bipolares de junção que embora comutadores, ainda estavam aquém do desempenho necessário (MINDELL, 2008).


O MOSFET se tornou disponível comercialmente nos anos de 1970. Este dispositivo também representa o primeiro casamento bem-sucedido entre circuito integrado moderno e tecnologias discretas de fabricação de semicondutores de potência. Sua capacidade de movimentação de tensão, dando-lhe um maior ganho, a facilidade de seu paralelismo e o mais importante de operação em altas

frequências que chegam até alguns megahertz vindo a substituir o BJT principalmente em SMPS de aplicações (HAMZA, 2008).

A outra grande revolução em dispositivos comutadores aconteceu com o advento do IGBT, *insulated-gate bipolar transistor*, nos anos de 1980. Este dispositivo combina as características de simples acionamento por tensão do MOSFET com capacidade de alta corrente e baixa tensão de saturação de um transistor bipolar. O IGBT reúne um *gate* isolado FET para a entrada de controle, e um bipolar transistor como um interruptor, em um único dispositivo, colhendo as principais vantagens de ambas as chaves comutadoras. Grandes módulos IGBT tipicamente consistem em muitos dispositivos em paralelo podem ter capacidades muito elevadas de corrente na ordem de centenas de amperes com bloqueio tensões de 6000 V, o que equivale a centenas de quilowatts de energia controlável.

O objetivo deste breve histórico é demonstrar que a eletrônica de potência nas suas primeiras décadas evoluiu principalmente em termos de capacidade de novas chaves comutadoras. A Figura 1.1 apresenta uma visão sintética dos principais dispositivos de eletrônica de potência, suas faixas de potência, frequência e aplicações.

Figura 1.1 - Principais componentes em eletrônica de potência



Nota: Application Notes - Design Calculations for Buck-Boost Converters (Rev. C) (Tradução do infográfico pelo autor).

Fonte: Adaptado de Texas Instruments (2013).

Embora ainda haja expectativas de novas inovações em dispositivos eletrônicos de comutação como o carboneto de silício (SiC) e nitreto de gálio (GaN). Retificadores Schottky SiC, que oferecem uma melhora significativa no *trade-off* entre tensão, corrente e frequências de operação, novos ganhos no campo de pesquisa de eletrônica de potência tem surgido na pesquisas de novas configurações e mais recentemente no controle digital de sistemas eletrônicos.

O presente trabalho é uma contribuição no segmento de novas configurações, ao propor uma nova topologia de conversão CC-CC sem o uso de dispositivos comutadores de alto desempenho ou estratégias de controle sofisticadas preservando porém um elevado ganho estático de tensão e esforços de comutação compatíveis com componentes comercialmente disponíveis e de baixo custo.

Diversas aplicações, tais como: sistema ininterrupto de energia e acionamentos de motores, necessitam, frequentemente, elevar um baixo nível de tensão de entrada, normalmente com valores entre 12V e 125V, provenientes de baterias, painéis solares fotovoltaicos, células de combustível, pequenos geradores eólicos, entre outros, para valores de tensão entre 300V e 400V, constituindo um barramento CC requerido para alimentação de seus inversores de tensão (TORRICO-BASCOPE, 2008).

Uma necessidade atual para conversão CC-CC de alto ganho são sistemas conectados à rede elétrica (*grid tie*) que no Brasil são amparados pela Resolução Normativa nº 482, de 17 de Abril de 2012, da ANEEL, Agência Nacional de Energia Elétrica, que estabelece as condições gerais para o acesso de micro geração e mini geração distribuída ao SIN – Sistema Interligado Nacional.

A resolução define no artigo 2º primeiro e segundo parágrafos os conceitos e limites de micro geração e mini geração.


Micro geração distribuída: central geradora de energia elétrica, com potência instalada menor ou igual a 100 kW e que utilize fontes com base em energia hidráulica, solar, eólica, biomassa ou co-geração qualificada, conforme regulamentação da ANEEL, conectada na rede de distribuição por meio de instalações de unidades consumidoras.

Mini geração distribuída: central geradora de energia elétrica, com potência instalada superior a 100 kW e menor ou igual a 1 MW para fontes com base em energia hidráulica, solar, eólica, biomassa ou co-geração qualificada, conforme regulamentação da ANEEL, conectada na rede de distribuição por meio de

instalações de unidades consumidoras.

Na Figura 1.2, temos um sistema inversor genérico ligado à rede elétrica. Ele é baseado em um conversor elevador do tipo *boost*, associado a um inversor do tipo *full bridge* e seu respectivo filtro LC de saída. Quando associado a uma fonte de energia como um painel fotovoltaico ou micro turbina, constitui portando um exemplo de micro-geração comercial de energia elétrica.

Figura 1.2 - Inversor genérico.



Fonte: O autor.

Nesta aplicação a entrada CC tipicamente é alimentada com tensões de 12 V a 36 V, valores típicos de painéis solares ou micro turbinas e a tensão no barramento CC do inversor é tipicamente maior do que 250 V o que exige um ganho estático razoável. No circuito genérico proposto o valor de razão cíclica na chave S_1 seria superior a 0,9 o que torna o circuito na pratica difícil de se projetar e de se controlar.

Para valores elevados de D o conversor *boost* não é uma boa escolha, pois a alta tensão de saída exige uma elevada razão cíclica, obrigando o diodo de saída a conduzir por pequenos períodos em cada ciclo de comutação com elevada intensidade de corrente, resultando num sério problema de recuperação reversa. Uma alternativa seria a utilização de conversores *boost* em cascata (BARBI, 2007).

1.1 MOTIVAÇÃO

Existe uma tendência crescente pelo uso de fontes renováveis de energia elétrica conectadas ao sistema interligado nacional (SIN). Um dos principais desafios relacionados à geração de energia renovável, frequentemente negligenciado em artigos técnicos que se atem às características técnicas e econômicas das fontes, é o condicionamento da energia gerada, especialmente a elevação de tensão no barramento CC que alimenta o inversor.

Conversores elevadores de tensão, que apresentam relações de compromisso, algumas vezes complexas entre ganho de tensão, eficiência de conversão, estresse de comutação e controlabilidade, o que abre um leque de oportunidades para novas configurações e/ou técnicas de controle, sobretudo digitais.

1.2 JUSTIFICATIVAS

Novas fontes de energia renováveis, como painéis solares, micro turbinas eólicas, células de combustíveis e pequenos geradores acionados por energia mecânica proveniente de combustão de biomassa estão em acelerado desenvolvimento. Estas fontes fornecem saídas de corrente contínua em baixa tensão, tipicamente entre 12 V e 60 V, requerendo conversores CC/CC elevadores para o aproveitamento em redes CA isoladas ou interconectadas agora que há um marco regulatório para este tipo de aproveitamento e sua conexão na rede elétrica. Novas configurações de alto ganho estático e complexidade aceitável também são bastante promissoras para novas unidades UPS (*Uninterruptible Power Supplies*).

1.3 OBJETIVOS

O objetivo principal desta dissertação é:

- I. Estudo e projeto e construção em laboratório de um conversor CC-CC 24 V – 300 V, 400 W, que utiliza uma configuração *boost* quadrática, entrelaçada com multiplicação capacitiva de tensão de saída.

Os objetivos específicos são:

- II. Investigação do comportamento das topologias fundamentais (quadrática, entrelaçada e multiplicativa de tensão), associadas em um único conversor.
- III. Ensaio do conversor nas topologias comutação suave e dissipativa, demonstrando o incremento de eficiência obtido por meio de filosofia ZCS/ZVS.
- IV. A simulação em malha fechada do conversor proposto.

1.4 ORGANIZAÇÃO DO TRABALHO

O texto desta dissertação está organizado em 6 capítulos, incluindo os capítulos de Introdução e de Conclusões Finais, além referências bibliográfica e anexos.

No capítulo 2 são demonstradas as topologias base que integram o conversor proposto. Desde o modelamento matemático do conversor *boost*, das suas versões mais simples até as variações quadráticas empregada no protótipo que sustenta este trabalho. O equacionamento dos modos de operação contínuos e descontínuos são deduzidos, como forma de entendimento dos compromissos de compactação e esforços de comutação associados ao conversor. Também são demonstradas as variações de topologia quadrática, com uma ou duas chaves controladas. As configurações de entrelaçamento destinadas à redução do *ripple* de corrente no conversor, bem como a configuração de dobrador de tensão empregada no projeto também são apresentadas e equacionadas.

No capítulo 3 a topologia proposta é demonstrada em detalhes, incluindo as suas etapas de funcionamento do conversor. As principais equações e formas de ondas teóricas que darão suporte ao projeto detalhado do circuito também são demonstradas. Também é analisada no capítulo 3 a célula de comutação suave que permite a melhoria da eficiência do conversor, bem como suas etapas de funcionamento e aspectos quantitativos do seu dimensionamento.

No capítulo 4, é demonstrado o procedimento de projeto do conversor, os dimensionamentos de seus componentes.

No capítulo 5, os resultados de simulações computacionais e resultados experimentais obtidos no protótipo são apresentados em detalhes.

No capítulo 6 são elencadas as conclusões do trabalho bem como as sugestões de desenvolvimento para futuros trabalhos.

1.5 TRABALHOS PUBLICADOS

Como resultado dos estudos realizados durante a realização deste trabalho, o seguinte artigo foi publicado: João Dallamuta, Lúcio R. Barbosa, **Interleaved Quadratic Boost Converter with capacitive voltage multiplication**, SBSE 2014 (V Simpósio Brasileiro de Sistemas Elétricos) na cidade de Foz do Iguaçu, em maio de 2014.


Também foi submetido o artigo: João Dallamuta, Lúcio R. Barbosa, **Soft-Switched Interleaved Quadratic Boost Converter with capacitive voltage multiplication**, Revista Eletrônica de Potência da SOBRAEP, Associação Brasileira de Eletrônica de Potência.

2 CONVERSORES BOOST E SUAS DERIVAÇÕES. CONFIGURAÇÕES ENTRELAÇADAS E MULTIPLICADORES DE TENSÃO

2.1 CONVERSOR *BOOST* CONVENCIONAL

Na Figura 2.1 temos um conversor CC-CC elevador do tipo *boost*. Ele é composto de duas chaves, uma delas controlada (S) e uma não controlada (D), além dos componentes passivos L e C.


Figura 2.1 – Conversor boost.



Fonte: O autor.

O conversor *boost* opera em duas etapas de transferência de energia, sendo estas etapas definidas pelo estado de condução da chave S, comandada pelos pulsos de controle que são demonstrados na Figura 2.2.


Figura 2.2 – Pulsos de controle do conversor boost.



Fonte: O autor.

1º Etapa (0, Ton): Tem início com o fechamento de S. O diodo D passa a ser polarizado inversamente, pois seu anodo está aterrado, isolando o estágio de saída da fonte da alimentação E. A carga é alimentada pela descarga de C. A variação de I_L induz nos terminais do indutor um tensão $V_L > E$.


Figura 2.3 – Representação da 1ª etapa de funcionamento.



Fonte: O autor.

2ª Etapa (Ton, T): Tem início com o a abertura de (S). O diodo (D) entra em condução e a energia acumulada no indutor na primeira etapa é transferida para a saída da fonte. Esta etapa, $I_S = 0$ e $I_D = I_L$. O término esta etapa de dá com o fechamento de (S), reiniciando a primeira etapa de funcionamento do circuito.

Figura 2.4 – Representação da 2ª etapa de funcionamento.



Fonte: O autor.

Um dos principais parâmetros de um conversor CC-CC é o seu ganho estático de transferência que é a relação entre a sua tensão de saída e de entrada. Para um conversor do tipo *boost*, esta análise deve ser realizada considerando a frequência de chaveamento constante e a razão cíclica entre os períodos de chave S aberta e fechada, variável.

Em 2.1 temos a definição da energia cedida pela fonte “E” ao conversor.

$$W_E = E \cdot I_L \cdot T \quad (2.1)$$

A energia recebida pela carga é descrita por (2.2)

$$W_0 = V_0 \cdot I_L \cdot T_{off} \quad (2.2)$$

Desta forma:

$$W_0 = V_0 \cdot I_L (T - T_{on}) \quad (2.3)$$

Para um sistema ideal, sem perdas internas:

$$W_E = W_0 \quad (2.4)$$

$$E \cdot I_L \cdot T = V_0 \cdot I_L (T - T_{on}) \quad (2.5)$$

Definindo D (razão cíclica) como sendo uma grandeza adimensional de valor situado entre zero e unidade, descrita em (2.6) como a razão entre os tempos de condução de S em relação ao período do sinal de controle.


$$D = \left(\frac{T_{on}}{T} \right) \quad (2.6)$$

Assim o ganho estático do conversor por ser expresso aplicando (2.6) em (2.5).

$$\frac{V_0}{E} = \left(\frac{1}{1 - D} \right) \quad (2.7)$$

A Figura 2.5 apresenta a curva de ganho de tensão em função da razão cíclica para um conversor *boost* convencional sem perdas.

Figura 2.5 – Curva de transferência para um conversor boost simples ideal.




Fonte: O autor.

2.2 OPERAÇÃO EM CONDUÇÃO CONTÍNUA

Em um conversor *boost* a corrente na chave D é descontínua, porém a corrente de entrada pode ser contínua ou descontínua de acordo com a energia armazenada no indutor que por sua vez é definida pelo valor da própria indutância. Na Figura 2.6, temos as principais formas de onda associadas ao conversor.

Figura 2.6 - Formas de onda teóricas para o regime contínuo.



Fonte: O autor.

A dedução das principais equações associadas a correntes, como corrente máxima no indutor (I_M), corrente mínima no indutor (I_m) bem como a variação de corrente em L (ΔI_L) são fundamentais para o projeto do conversor, porque delas dependem o dimensionamento das chaves e do próprio indutor.

Com S conduzindo a tensão aplicada ao indutor e a corrente de entrada crescem linearmente segundo (2.8)

$$I_L = I_m \cdot \left(\frac{E}{L}\right) \cdot t_{on} \quad (2.8)$$

Como no instante de condução t_{on} a corrente de entrada I_L é igual à I_M , assim temos:

$$I_M = I_m \cdot \left(\frac{E}{L}\right) \cdot t_{on} \quad (2.9)$$

Com a abertura de S, a tensão em L passa a ser a diferença entre as tensões de entrada (E) e de carga (V_0).

$$I_D = I_E = I_L = I_M - \left(\frac{V_0 - E}{L} \right) \cdot t_{on} \quad (2.10)$$

Substituindo (2.9) em (2.10), e considerando $t_{on} = D.T$ e $t_{off} = (1-D).T$; tem-se:

$$E = L \left(\frac{I_M - I_m}{DT} \right) \quad (2.11)$$

$$(V_0 - E) = L \left[\frac{I_M - I_m}{(1-D)T} \right] \quad (2.12)$$

Dividindo (2.12) por (2.11) se obtém novamente (2.7), demonstrando que a tensão de saída do conversor independe da corrente de saída o que caracteriza boa regulação e com isto uma melhor controlabilidade com a malha fechada em tensão:

$$\frac{V_0}{E} = \left(\frac{1}{1-D} \right) \quad (2.13)$$

A corrente média na saída do conversor é descrita por (2.14).

$$I_0 = \left(\frac{1}{T} \right) \int_0^T I_d(t) dt = \left(\frac{1}{T} \right) \int_0^T \left[I_M - \frac{(V_0 - E)}{L} T \right] dt \quad (2.14)$$

Calculado a integral tem-se:

$$I_0 = \frac{(I_M + I_m)(1-D)}{2} \quad (2.15)$$

Os valores máximos e mínimos de corrente no indutor (I_M) e (I_m) respectivamente podem ser obtidos pelo rearranjo de (2.15).

$$I_M = \frac{I_0}{(1-D)} + \frac{D.E.T}{2.L} \quad (2.16)$$

$$I_m = \frac{I_0}{(1-D)} - \frac{D.E.T}{2.L} \quad (2.17)$$

Como normalmente se trabalha com a frequência de operação (f) e não com período (T) no projeto de conversores é possível reescrever (2.16) e (2.17) em função de (f).


$$I_M = \frac{I_0}{(1-D)} + \frac{D.E}{2.L.f} \quad (2.16)$$

$$I_m = \frac{I_0}{(1-D)} - \frac{D.E}{2.L.f} \quad (2.17)$$

2.3 OPERAÇÃO EM CONDUÇÃO DESCONTÍNUA E LIMAR DE CONTINUIDADE E FILTRO DE SAÍDA

A conceito de continuidade na corrente do indutor é importante porque representa uma relação de compromisso entre dimensões finais do circuito e o estresse de comutação nas chaves. A Figura 2.7 apresenta as principais formas de onda para um conversor *boost* operando em regime descontinuo. A região de descontinuidade estão destacadas na Figura 2.7 pelo sombreamento e corresponde ao período de tempo T_g .

Figura 2.7 – Formas de onda teóricas para o regime descontinuo.



Fonte: O autor.

Para as formas de ondas da Figura 9 tem-se:

$$I_o = I_{Dm} = \frac{I_M \cdot T_o}{2T} \quad (2.18)$$

Sendo:

$$I_M = \frac{E \cdot T_{on}}{L} \quad (2.19)$$

Portanto:

$$I_o = \frac{E \cdot T_{on} \cdot T_o}{2 \cdot L \cdot T} \quad (2.20)$$

Para $t = T_o$ é possível escrever a seguinte equação:

$$0 = I_M = \frac{(V_o - E) T_o}{L} \quad (2.21)$$

Desse modo:

$$T_o = \frac{I_M \cdot L}{(V_o - E)} = \left[\frac{L}{(V_o - E)} \right] \cdot \left(\frac{E}{L} \right) \cdot T_{on} \quad (2.22)$$

Portanto:

$$T_o = \left[\frac{E}{(V_o - E)} \right] T_{on} \quad (2.23)$$

Levando (2.23) em (2.20) temos:

$$I_o = \left(\frac{E}{2 \cdot L \cdot T} \right) \cdot T_{on} \cdot \left[\frac{E}{(V_o - E)} \right] \cdot T_{on} \quad (2.24)$$

Assim:

$$I_o = \frac{E^2 \cdot T_{on}^2}{2 \cdot L \cdot T \cdot (V_o - E)} \quad (2.25)$$

Ou ainda pode-se escrever:

$$I_0 = \frac{E^2 \cdot T \cdot D^2}{2 \cdot L \cdot (V_0 - E)} \quad (2.26)$$

$$I_0 = \frac{E^2 \cdot D^2}{2 \cdot f \cdot L \cdot (V_0 - E)} \quad (2.27)$$

É possível rearranjar (2.21) para calcular a corrente máxima no indutor I_M pode ser determinada por:

$$I_M = \frac{E \cdot T_{on}}{L} = \frac{(V_0 - E) \cdot T_0}{L} \quad (2.28)$$

Um caso particular de operação é a condução crítica onde por definição T_g na Figura 9 é igual à zero. Nesta situação a corrente do indutor L se anula exatamente no final do período T de operação. O valor de indutância que causa a condução crítica é calculada tornando nula I_m na equação (2.17).

$$0 = \frac{I_0}{(1 - D)} - \frac{D \cdot E}{2 \cdot L_{critico} \cdot f} \quad (2.29)$$

Assim:

$$L_{critico} = \frac{E}{2 \cdot f \cdot I_0} D (1 - D) \quad (2.30)$$

A ondulação da corrente de entrada (ΔI) por ser definida como:

$$\Delta I = \frac{E}{L} T_{on} = \frac{E \cdot T \cdot T_{on}}{L \cdot T} \quad (2.31)$$

Deste modo:


$$\Delta I = \frac{E \cdot T \cdot D}{L} \quad (2.32)$$

$$\Delta I = \frac{E \cdot D}{L \cdot f} \quad (2.33)$$

As variáveis analisadas até agora permitem o dimensionamento dos componentes comutadores e do indutor, porém ainda resta um componente do conversor que ainda não pode ser calculado, o capacitor C de saída.

Na Figura 2.8 tem-se as formas de onda normalmente associadas ao filtro de saída de um conversor *boost*, a sua análise permite determinar o procedimento de cálculo do capacitor de saída.

Figura 2.8 – Formas de onda teóricas para o regime descontinuo.



Fonte: O autor.

Quando ocorre a condução da chave S o capacitor C é quem fornece energia para a carga, isto gera um decréscimo da sua carga interna e conseqüente queda de tensão em seus terminais. Quando S é aberta a fonte novamente recarrega o capacitor C. Considerando o regime permanente a ondulação nos terminais do capacitor pode ser definida como ΔVC .

Na análise gráfica da Figura 2.8 também se considera uma constante de tempo entre o capacitor C e a resistência equivalente de carga suficientemente grande para que C carregue-se e descarregue em linearidade a cada período de comutação do conversor. Normalmente o que se espera da saída de um conversor

CC-CC é uma tensão com baixa ondulação, próxima a uma fonte CC ideal, situação onde a constante de tempo é elevada.

Durante o intervalo de condução de S, T_{on} o capacitor C alimenta sua carga com corrente constante I_o assim a ondulação de tensão será dada por:

$$I_o = C \left(\frac{\Delta VC}{\Delta t} \right) \quad (2.34)$$

Assim:

$$\Delta VC = V_{CM} - V_{Cm} = I_o \left(\frac{\Delta t}{C} \right) \quad (2.35)$$

$$\Delta VC = I_o \left(\frac{T_{on}}{C} \right) = \frac{I_o \cdot T \cdot T_{on}}{C \cdot T} \quad (2.36)$$

Simplificando (2.36) obtemos a ondulação em ondulação em função de D e f, variáveis normalmente utilizadas em projetos de conversores.

$$\Delta VC = \Delta V_o = \left(\frac{D \cdot I_o}{f \cdot C} \right) \quad (2.37)$$

Uma outra forma de escrever (2.37) é em função do ganho estático do conversor (V_o / E) esta forma é apresentada em (2.38).

$$\Delta VC = \Delta V_o = \left(\frac{I_o}{f \cdot C} \right) \left(\frac{V_o - E}{V_o} \right) \quad (2.38)$$

Com o dimensionamento do capacitor C, todos os componentes de um conversor *boost* simples (chaves e indutor) podem ser calculados com a equações até agora apresentadas.


Isto fornece subsídios teóricos para se analisar as formas mais sofisticadas do conversor *boost*, que são as topologias quadráticas, destinadas a maiores ganhos estáticos de tensão.

2.4 TOPOLOGIAS QUADRÁTICAS DO CONVERSOR *BOOST*

2.4.1 Conversor *Boost* em Cascata

A Figura 2.9 apresenta um conversor *boost* em cascata. Este tipo de conversor também pode ser visto como dois conversores *boost* em série, se tornando um conversor de ganho quadrático com duas chaves (S_1 e S_2) controladas que devem atuar juntas ao mesmo sinal de comando.

Figura 2.9 – Conversor *Boost* em Cascata.




Fonte: O autor.

O funcionamento do circuito é composto por duas etapas distintas de funcionamento.

Etapa 1 (Figura 2.10): Quando S_1 e S_2 conduzirem, os diodos D_1 e D_2 têm seus anodos aterrados, o que gera seus respectivos bloqueios. Durante a condução das chaves S_1 e S_2 , a fonte carrega L_1 e L_2 é carregada pela descarga de C_1 . A carga é alimentada por C_2 .


Figura 2.10 – Etapa 1^o de funcionamento.



Fonte: O autor.

Etapa 2 (Figura 2.11): Quando S_1 e S_2 bloqueiam ocorre o desbloqueio dos diodos D_1 e D_2 . A energia armazenada em L_1 na etapa anterior é entregue para C_1 e a de L_2 para C_2 .

Figura 2.11 – Etapa 2º de funcionamento.



Fonte: O autor.

Sendo o conversor quadrático a associação em série de dois conversores *boost*, seu ganho total de tensão (G_t) é o produto dos ganhos de tensão individual de cada conversor (G_1 e G_2) conforme descrito em (2.39).

$$G_t = G_1 \cdot G_2 \quad (2.39)$$

Os ganhos de tensão não dependem dos valores dos indutores, sendo as indutâncias relacionadas ao *ripple* de corrente (ΔI) e conseqüentemente aos regimes de operação contínuos e descontínuos discutidos nos itens anteriores, porém depende da razão cíclica (D) como visto em (2.7). Em (2.40) e (2.41) a equação (2.7) é reescrita em função das tensões intermediárias presentes no circuito da Figura 2.9.

$$G_1 = \frac{V_{C1}}{E} = \left(\frac{1}{1-D} \right) \quad (2.40)$$

$$G_2 = \frac{V_0}{V_{C1}} = \left(\frac{1}{1-D} \right) \quad (2.41)$$

Como as chaves S_1 e S_2 estão submetidas a sinais de mesma razão cíclica os ganhos de tensão para os estágios são idênticos desta forma $G_1 = G_2$.


Assim:

$$G_t = \frac{V_0}{E} = \left(\frac{1}{1-D} \right)^2 \quad (2.42)$$

A grande vantagem de utilização do conversor *boost* quadrático é seu elevado ganho de tensão estático em função da elevação ao quadrado do ganho de um conversor *boost* para a mesma razão cíclica.

Na Figura 2.12, tem-se uma curva do ganho de tensão do conversor *boost* simples e do conversor *boost* quadrático ideal em função da razão cíclica D onde é possível verificar a elevação quadrática do ganho de tensão.

Figura 2.12– Curva de transferência de um conversor *boost* simples versus *boost* quadrático.



Fonte: O autor.

Porém existe uma desvantagem importante a ser considerada na topologia quadrática e que está associada ao rendimento do conversor. Uma vez que há duas células de comutação distintas associadas em série o seu rendimento total (η_t) será dado pelo produto dos rendimentos individuais de cada conversor (η_a) e (η_b) como escrito em (2.43).

$$\eta_t = \eta_1 \cdot \eta_2 \quad (2.43)$$

O problema de rendimento de uma célula em cascata é uma importante variável de projeto, por exemplo se considerar dois conversores com rendimentos de 90%, algo factível pelas atuais práticas de projeto, o rendimento total em regime quadrático será de 81%, algo que já representa um razoável desperdício de energia em algumas aplicações.

Até então a dedução de equação dos conversores considerava uma situação ideal de rendimento, com a adoção da topologia quadrática, e seu menor rendimento, faz-se necessário deduzir algumas novas equações considerando portando o rendimento não ideal do conversor em (2.44) pode-se reescrever (2.4) considerando o rendimento η do conversor.

$$\eta \cdot W_E = W_0 \quad (2.44)$$

$$\eta \cdot E \cdot I_L \cdot T = V_0 \cdot I_L (T - Ton) \quad (2.55)$$

Considerando a definição de razão cíclica em (2.56)

$$D = \left(\frac{Ton}{T} \right) \quad (2.56)$$

Pode-se escrever o ganho estático do conversor considerando o seu rendimento.

$$G = \frac{V_0}{E} = \left(\frac{\eta}{1 - D} \right) \quad (2.57)$$

Para um conversor quadrático podemos reescrever (2.57) considerando os rendimentos η_1 e η_2 dos estágios.

$$G_t = \left(\frac{\eta_1 \cdot \eta_2}{1 - D} \right)^2 \quad (2.58)$$

Na Figura 2.13, tem-se curvas de ganho de tensão em função do rendimento de célula individual de um conversor quadrático. São considerados quatro

rendimentos individuais (η_1 e η_2) de célula conversora e o respectivo rendimento total do conversor (η_t).


$$\eta_1 = \eta_2 = 95\% \rightarrow \eta_t = 90,25\% \quad (2.60)$$

$$\eta_1 = \eta_2 = 90\% \rightarrow \eta_t = 81,00\% \quad (2.61)$$

$$\eta_1 = \eta_2 = 85\% \rightarrow \eta_t = 72,25\% \quad (2.62)$$

$$\eta_1 = \eta_2 = 80\% \rightarrow \eta_t = 64,00\% \quad (2.63)$$

Figura 2.13 – Ganho de tensão de um conversor quadrático em função da sua eficiência.



Fonte: O autor.

A análise das curvas de ganho estático versus rendimento é importante para a compreensão de que em um projeto de conversor quadrático não apenas o ganho de tensão é uma característica importante, mas também sua eficiência de conversão, na medida que ambas as variáveis estão inter-relacionadas.


2.4.2 Conversor *Boost* Quadrático com uma Chave Controlada

O circuito apresentado na Figura 2.13 possui um fator complicador que pode comprometer a sua principal vantagem que é o elevado ganho estático de tensão. Por possuir duas chaves controladas (S_1 e S_2) o circuito requer uma maior complexidade de projeto, especialmente nas partes não mostradas na Figura que

são o sistema de controle e os *drivers* de acionamento das chaves, normalmente MOSFETS.

É possível porém, com uma simples alteração na posição da chave S_1 substituí-la por uma chave não controlada (diodo) e ainda assim obter um conversor de ganho estático de dependência quadrática em relação a razão cíclica com apenas uma chave controlada. Esta topologia é mostrada na Figura 2.14.

Figura 2.14 – Substituição e deslocamento da chave S_1 .




Fonte: O autor.

O conversor quadrático da Figura 2.14, pode ser visto como dois conversores *boost* em cascata, sendo um passivo formado por (D_1 , D_2 , L_1 e C_1) e um ativo formado por (S_2 , D_2 , L_2 , C_2).

A Figura 2.15 apresenta o conversor quadrático empregado no projeto já com o re-arranjo das chaves e demais componentes bem como as principais correntes para análise do seu funcionamento.

Figura 2.15 – Substituição e deslocamento da chave S_1 .




Fonte: O autor.

O circuito apresenta duas etapas de funcionamento a exemplo do *boost* em cascata.

Etapa 1 (Figura 2.16): Quando ocorre o fechamento de S_1 o diodo D_2 é desbloqueado. Os diodos D_1 e D_3 são bloqueados. A fonte fornece energia para L_1 . O capacitor C_1 fornece energia para L_2 e C_2 fornece energia para a carga.


Figura 2.16 – Etapa 1º de funcionamento do *boost* quadrático.



Fonte: O autor.

Etapa 2 (Figura 2.17): A etapa 2 tem início quando S_1 é aberta, bloqueando D_2 e desbloqueando D_1 e D_3 . O indutor L_1 entrega a energia armazenada na etapa 1 para o capacitor C_1 e o indutor L_2 entrega a energia armazenada para a carga carregando C_2 .

Figura 2.17 – Etapa 2º de funcionamento do *boost* quadrático.



Fonte: O autor.

Com S_1 fechado, (Etapa 1) considerando diodos ideais, temos a seguintes situações de tensão nos indutores.

Indutor L_1 :

$$V_{L_1} + E = 0 \quad (2.64)$$

$$V_{L_1} = -E \cdot D \cdot T_{on} \quad (2.65)$$

Indutor L_2 :

$$V_{L_2} + V_{C_1} = 0 \quad (2.66)$$

$$V_{L_2} = -V_{C_1} \cdot D \cdot T_{on} \quad (2.67)$$

Com S_1 aberto, (Etapa 2) considerando diodos ideais, tem-se a seguintes situações de tensão nos indutores.

Indutor L_1 :

$$V_{L_1} + E - V_{C_1} = 0 \quad (2.68)$$

$$V_{L_1} = (V_{C_1} - E) \cdot (1 - D) \cdot T_{on} \quad (2.69)$$

Indutor L_2 :

$$V_{L_2} + V_{C_2} - V_{C_1} = 0 \quad (2.70)$$

$$V_{L_2} = (V_{C_1} - V_{C_2}) \cdot (1 - D) \cdot T_{on} \quad (2.71)$$

Com os estados de tensão em L_1 e L_2 definidos é possível calcular o ganho estático do conversor, considerando a tensão nos indutores como sendo nula em regime permanente, para L_1 isto é possível igualando as equações (2.65) e (2.69).

$$-E \cdot D \cdot T_{on} = V_{C_1} \cdot (1 - D) \cdot T_{on} \quad (2.72)$$

$$V_{C_1} = \frac{E \cdot D}{(1 - D)} \quad (2.73)$$

Para o indutor L2 deve se igualar as equações (2.67) e (2.71).

$$-V_{C_1} \cdot D \cdot T_{on} = (V_{C_1} - V_{C_2}) \cdot (1 - D) \cdot T_{on} \quad (2.74)$$

$$V_{C_1} = V_{C_2} \cdot (1 - D) \quad (2.75)$$

Igualando (2.74) e (2.76) é possível obter o ganho estático do conversor *boost* quadrático.

$$\frac{E}{(1 - D)} = V_{C_2} \cdot (1 - D) \quad (2.76)$$

$$V_{C_2} = \frac{E}{(1 - D)^2} \quad (2.77)$$

Sendo V_{C_2} a tensão de saída da segunda célula do conversor *boost* pode-se igualá-la a V_o e assim escrever o ganho total do conversor em (2.78).

$$\frac{V_o}{E} = \frac{1}{(1 - D)^2} \quad (2.78)$$

Ou

$$\frac{V_o}{E} = \left(\frac{1}{1 - D} \right)^2 \quad (2.79)$$

A expressão (2.79) é equivalente à (2.42), sendo assim os ganhos de tensão para conversores ideais, *boost* em cascata e *boost* quadráticos com uma chave controlada são iguais para uma mesma razão cíclica D , tornando o deslocamento de chave proposto na Figura 16, verdadeiro.


2.5 CONVERSORES *BOOST* ENTRELAÇADOS

O entrelaçamento consiste na interconexão de múltiplas células de chaveamento com idêntica frequência de comutação porém com instantes de chaveamento seqüencialmente defasados.

O método de entrelaçamento é usado para melhorar o desempenho do conversor em termos de eficiência, tamanho, emissão eletromagnética e resposta a transientes. Os benefícios do entrelaçamento incluem capacidade de alta potência, modularidade e maior confiabilidade (KOSAI 2009).

A Figura 2.18 apresenta um conversor entrelaçado elementar, composto por duas células de conversão *boost*.


Figura 2.18 – Conversor *boost* entrelaçado.



Fonte: O autor.

A Figura 2.19 apresenta as principais formas de onda para o conversor de duas células apresentado na Figura 2.18. Em um conversor convencional o tempo de ciclo para a transferência de energia entre a fonte e a carga seria de T . Na configuração apresentada o tempo é $T/2$, uma vez que a cada metade do período uma das duas células executa um ciclo de conversão. Isto resulta em uma ondulação de *ripple* de corrente de entrada cuja frequência é o dobro da de um conversor *boost* monofásico e melhores amplitudes de *ripple* da corrente de entrada i_{in} o que implica em menores exigências em relação ao projeto de filtros para eliminação de EMI em aplicações críticas por exemplo.

Figura 2.19 – Formas de onda do conversor *boost* entrelaçado




Fonte: O autor.

2.6 MULTIPLICADORES CAPACITIVOS DE TENSÃO

Um multiplicador de tensão é um circuito elétrico que converte energia elétrica em corrente alternada de uma menor tensão a uma tensão contínua maior, geralmente múltipla da tensão de entrada usando para isto uma rede de capacitores e diodos.

Na Figura 2.20, é apresentada uma topologia bastante popular de multiplicador de tensão, que está atuando como quadruplicador de tensão.

Figura 2.20 – Exemplo de topologia de um multiplicador de tensão.




Fonte: O autor.

O conceito básico multiplicador de tensão não é novo, mas já conhecido desde 1932 (BRUGLER, 1971). No passado dispositivos que necessitassem de alta tensão porém de baixa potência como: CRT, Raio-X, *cyclotrons*, excitadores de lasers, microscópios eletrônicos eram baseados nesta topologia. Uma desvantagem deste modo de circuito é a geração de correntes de entrada perturbadoras com altos índices de di/dt . (VAN der BROECK, 2002).

Quando o transistor de potência tornou-se disponível, multiplicadores de tensão foram propostos para operar dentro de conversores série ressoantes. Neste caso, os multiplicadores de tensão são praticamente alimentados por correntes alternadas de alta frequência em vez de tensões alternadas (TENTI, 1989).

No projeto proposto há a utilização de um estágio multiplicador de tensão capacitivo com o intuito de elevar o ganho estático do circuito. A Figura 2.21 apresenta uma extensão do conversor *boost* entrelaçado, ao qual é incorporado um estágio com capacitores multiplicadores de tensão.

Figura 2.21 – Configuração genérica de conversor entrelaçado com multiplicador capacitivo.



Fonte: O autor.

Uma das vantagens desta topologia é a tensão nas chaves, é a de metade da tensão máxima de saída o que permitem MOSFETS com resistência dreno-source mais baixas e conseqüentemente menos perdas.


Para facilitar a explanação do princípio de operação do conversor, será analisada a configuração mínima. Ela é composta por dois estágios em paralelo (das chaves S_1 e S_2) e um estágio série multiplicador (CM_1 e CM_2 DM_1 e DM_2).

O número de estágios multiplicadores é definido pelo ganho estático desejado versus o máximo esforço de corrente e tensão nas chaves semicondutoras, sendo estas características de estresse elétrico a principal desvantagem de topologias multiplicadoras de tensão capacitivas.

A seguir será analisada a estrutura proposta para o modo de operação contínua e razão cíclica $D > 0,5$, situação típica de alto ganho estático de tensão. A operação é composta de quatro etapas distintas de comutação de transferência de energia.

Etapa 1 (Figura 2.22): As chave S_1 e S_2 estão conduzindo, isto gera o bloqueio dos diodos D_{M1} e D_{M2} . A tensão de entrada E alimenta os indutores L_1 e L_2 que armazenam energia. Neste estágio os capacitores C_{M1} e C_{M2} separam a entrada do circuito, da carga que recebe energia pela descarga de C_0 .

Figura 2.22 – Etapa 1º de funcionamento.



Fonte: O autor.


Etapa 2 (Figura 2.23): Quando a chave S_2 entra em corte, a corrente em L_2 não varia instantaneamente, gerando uma tensão nos terminais do indutor de polaridade oposta ao da fonte, esta oposição de tensão mantém a corrente constante. Os diodos D_{S2} e D_{M2} conduzem, e fazendo com que o indutor L_2 descarregue a energia armazenada para os capacitores C_0 e C_{M1} .

Nesta etapa capacitores multiplicadores (C_{M1} e C_{M2}) estão conectados em série pelo diodo D_{M2} e em paralelo com o capacitor de C_0 pelo diodo D_{S2} . Neste caso a tensão de saída será igual a duas vezes a tensão do capacitor multiplicador ($V_o=2.V_M$).

A máxima tensão sobre a chave S_2 é a tensão sobre o capacitor C_{M1} (V_M) e a máxima tensão sobre o diodo D_{S1} é igual à tensão do capacitor multiplicador C_{M2}

(V_M). Entretanto, a máxima tensão sobre o diodo D_{M1} é sempre igual a duas vezes a tensão sobre os capacitores multiplicadores ($V_{CM1}+V_{CM2}$).


Figura 2.23 – Etapa 2º de funcionamento.



Fonte: O autor.

Etapa 3 (Figura 2.24): As chaves S_1 e S_2 são fechadas novamente e os indutores L_1 e L_2 armazenam energia, de forma similar ao que ocorre na primeira etapa.


Figura 2.24 – Etapa 3º de funcionamento.



Fonte: O autor.

Etapa 4 (Figura 2.25): Nesta etapa S_1 é aberta e a energia armazenada em L_1 é transferida para o capacitor C_0 e também para o capacitor C_{M2} . Como o capacitor C_{M1} foi carregado na etapa 2, D_{S1} irá conduzir primeiro e apresentará um pico de corrente maior do que o diodo multiplicador D_{M1} , mas ambos apresentarão a mesma corrente média.


Figura 2.25 – Etapa 4º de funcionamento.



Fonte: O autor.

A Figura 2.26 mostra as formas de ondas teóricas para uma estrutura com diodos ideais e $D > 0,5$.

Figura 2.26 – Formas de onda teóricas do dobrador de tensão.



Fonte: O autor.

Na Figura 2.26 é possível identificar as principais correntes nas chaves controladas e não controladas do conversor, bem como os estresses extras de corrente sobre S_1 e S_2 que são as principais desvantagens dos conversores acoplados a multiplicadores de tensão.

Para os conversores como o proposto na Figura 2.21 o ganho estático pode ser definido em (2.80). Sendo a multiplicação de um fator $(k+1)$ associado ao multiplicador de tensão e o ganho de um conversor *boost* convencional


$$\frac{V_0}{E} = (k+1) \left(\frac{1}{1-D} \right) \quad (2.80)$$

Onde k é o número de estágios multiplicadores de tensão, que no exemplo da Figura 2.21 é 1. Caso a topologia seja do tipo quadrática o ganho estático em função de k e D por ser calculado por (2.81).

$$\frac{V_0}{E} = (k + 1) \left(\frac{1}{1 - D} \right)^2 \quad (2.81)$$

A Figura 2.27 apresenta uma curva comparativa de ganho de tensão em função da razão cíclica para o conversor *boost* convencional, o *boost* quadrático sem multiplicador de tensão na saída ($k=0$) e um *boost* quadrático com dobrador de tensão ($k=1$) que é o circuito base deste trabalho e será projetado em detalhes nos próximos capítulos.

Figura 2.27 – Ganhos de tensão para as configurações convencional, quadrática e quadrática com dobrador de tensão.



Fonte: O autor.

Pode ser percebido em (2.27) a elevação do ganho de tensão causado pela etapa multiplicadora de tensão, sem aumento do valor da razão cíclica, um dos principais objetivos do projeto.

2.7 CONCLUSÕES


O capítulo 2 apresentou as topologias base que irão compor o conversor proposto. No próximo capítulo estas topologias serão integradas formando um só circuito e uma análise de como estas topologias integradas irá funcionar. É realizada em termos qualitativos para as diferentes regiões de operação do conversor.

3 ANÁLISE QUALITATIVA DO CONVERSOR BOOST QUADRÁTICO ENTRELAÇADO COM MULTIPLICAÇÃO CAPACITIVA DE TENSÃO

Neste capítulo as configurações *boost* quadrática, configuração entrelaçada e configuração multiplicadora de tensão além da estratégia de célula de comutação suave, serão agrupadas em um único conversor e seu princípio de funcionamento analisado de forma unificada.

A Figura 3.1 apresenta a configuração base do conversor, onde estão suprimidos alguns circuitos auxiliares, especialmente os drives dos MOSFETS, bem como os elementos do circuito de comutação suave, isto permite focar melhor o funcionamento do conversor que é o objetivo deste capítulo.

Figura 3.1 – Circuito *boost* quadrático entrelaçado com multiplicação de tensão.



Fonte: O autor.

O circuito da Figura 3.1 é composto por dois conversores quadráticos, sendo o primeiro formado por: (S_1 , L_1 , L_2 , D_1 e D_2) e o segundo formado por: (S_2 , L_3 , L_4 , D_3 e D_4). Ambos os conversores estão em configuração entrelaçados. Na saída de ambos conversores temos um dobrador de tensão formado por (D_{M1} , D_{M2} , C_{M1} , C_{M2} ,

D_{S1} e D_{S2}). Há ainda o filtro de tensão de saída para redução da ondulação de tensão na carga (C_0) e a resistência de carga equivalente (R_0).

Será apresentada uma análise qualitativa e matemática das etapas de operação do conversor. A análise será dividida em duas etapas, o conversor operando com comutação dissipativa (circuito da Figura 3.1) onde o foco da análise são as etapas de operação e na sequência a análise de uma célula de comutação suave (Figuras 3.14 à 3.23) visando a redução do estresse de comutação de S_1 e S_2 bem como a melhoria da eficiência do conversor.

Para um entendimento mais claro das etapas de funcionamento do circuito, as fases de funcionamento serão diferenciadas pelos estados de condução das chaves S_1 e S_2 .

Também se consideram algumas características a fim de facilitar a análise:

- I. Todos os componentes semicondutores são tratados nesta fase como ideais;
- II. O capacitor C_0 é grande o suficiente para que a ondulação seja mínima de modo que a saída seja considerada uma fonte de corrente com valor constante;
- III. O circuito encontra-se em regime permanente.

Na análise qualitativa do funcionamento do conversor também se aplicam as seguintes definições:

P = Número de estágios em paralelo.

k = Número de estágios multiplicadores, que é definido pelo número de capacitores multiplicadores (C_{Mx}).

Desta forma o circuito apresentado na Figura 3.1 teria; $P = 2$ e $k = 1$.

3.1 ANÁLISE DO CONVERSOR PARA $D > 0,5$


Esta é a região de operação onde normalmente o conversor será empregado, por ser aquela que permite maiores ganhos estáticos de tensão (uma das principais vantagens do conversor).

O circuito apresenta quatro etapas de funcionamento que serão analisadas qualitativamente de forma individual.

3.1.1 Primeira Etapa de Funcionamento

Na primeira etapa de funcionamento, mostrada na Figura 3.2, as chaves S_1 e S_2 estão conduzindo. As correntes de entrada de ambos os estágios entrelaçados, circulam através dos indutores L_1 e L_3 que estão armazenando energia. Todos os diodos estão bloqueados, exceto D_2 e D_4 .

Figura 3.2 – Primeira etapa de funcionamento ($D > 0,5$).



Fonte: O autor.

Nestas etapas as tensões médias nos indutores L_1 , L_2 , L_3 e L_4 são definidas pelas equações (3.01) a (3.04).

$$V_{med L1} = -V_E D T_{on} \quad (3.01)$$

$$V_{med L2} = -V_{C1} D T_{on} \quad (3.02)$$

$$V_{med L3} = -V_E D T_{on} \quad (3.03)$$


$$V_{med L4} = -V_{C2} D T_{on} \quad (3.04)$$

3.1.2 Segunda Etapa de Funcionamento

A segunda etapa de funcionamento, mostrada na Figura 3.3, tem início com o bloqueio da chave S_2 . Nesta etapa, a energia armazenada no indutor L_4 na etapa anterior é transferida para o capacitor de saída C_o através do diodo D_{S2} e também para o capacitor multiplicador C_{M1} através do diodo D_{M1} .

Na Figura 3.3 pode-se observar que os capacitores multiplicadores C_{M1} e C_{M2} estão conectados em série através do diodo D_{M1} e conectado em paralelo com o capacitor de saída C_o através do diodo de saída D_{S2} . Conclui-se assim que a tensão de saída será igual a duas vezes a tensão do capacitor multiplicador.

Figura 3.3 – Segunda etapa de funcionamento ($D > 0,5$)



Fonte: O autor.

Se definirmos as tensões nos capacitores multiplicadores C_{M1} e C_{M2} como V_M temos;

$$V_o = 2 \cdot V_M \quad (3.05)$$

A equação que descreve o comportamento da tensão de saída para a topologia proposta seria;

$$V_0 = V_M (k + 1) \quad (3.06)$$

A tensão máxima nos terminais da chave S_2 é igual à tensão no capacitor C_{M1} (V_M) e a máxima tensão nos terminais do diodo D_{S1} é igual à do capacitor multiplicador C_{M2} (V_M). Entretanto, a máxima tensão sobre o diodo D_{M2} é sempre igual a duas vezes a tensão do capacitor multiplicador ($V_{C_{M1}} + V_{C_{M2}}$).

Na segunda etapa, as tensões médias nos indutores L_1 e L_2 são as mesmas da etapa anterior para L_3 e L_4 temos;


$$V_{med L3} = (E - V_{C2})(1 - D)T_{on} \quad (3.07)$$

$$V_{med L4} = (V_{C2} - V_M)(1 - D)T_{on} \quad (3.08)$$

3.1.3 Terceira Etapa de Funcionamento

A terceira etapa de funcionamento, mostrada na Figura 3.4, começa quando entra em condução a chave S_1 . Nesta etapa os indutores armazenam energia como na primeira etapa.

Figura 3.4 – Terceira etapa de funcionamento ($D > 0,5$).




Fonte: O autor.

3.1.4 Quarta Etapa de Funcionamento

A quarta etapa de operação, mostrada na Figura 3.5, inicia-se com o bloqueio da chave S_1 . A energia armazenada no indutor L_2 é transferida para o capacitor de saída C_o e também para o capacitor multiplicador C_{M2} . Como o capacitor multiplicador C_{M1} foi carregado na segunda etapa, o diodo de saída D_{S1} irá conduzir primeiro e apresentará um pico de corrente maior do que a do diodo multiplicador D_{M2} , mas ambos terão a mesma corrente média.

Figura 3.5 – Quarta etapa de funcionamento ($D > 0,5$).



Fonte: O autor.

Na quarta etapa, as tensões médias nos indutores L_3 e L_4 são as mesmas da etapa anterior para L_1 e L_2 temos;

$$V_{med L1} = (E - V_{C1})(1 - D)T_{on} \quad (3.09)$$

$$V_{med L2} = (V_{C1} - V_M)(1 - D)T_{on} \quad (3.10)$$

Para calcular o ganho estático, considera-se as tensões médias nos indutores (L_1 a L_4) nulas. Observa-se que a tensão nos capacitores multiplicadores (V_M) é a tensão de saída do conversor *boost* quadrático, portanto, tem-se:

$$G = \frac{V_M}{E} = \left(\frac{1}{1-D} \right)^2 \quad (3.11)$$

Como demonstrado, a tensão de saída sobre o capacitor C_0 é a soma das tensões sobre os capacitores multiplicadores C_{M1} e C_{M2} . Substituindo-se (3.07) em (3.11) obtém-se a equação (3.12).

$$G = \frac{V_0}{E} = (k+1) \left(\frac{1}{1-D} \right)^2 \quad (3.12)$$

Para o conversor proposto temos $k=1$ portando (3.13) é um caso particular de (3.12).

$$G = \frac{V_0}{E} = 2 \cdot \left(\frac{1}{1-D} \right)^2 \quad (3.13)$$

As equações (3.11), (3.12) e (3.13) são análogas à (2.42) (2.79) e (2.81) do capítulo dois de análise teórica das topologias que compõe o conversor. As formas de onda do conversor da Figura 3.1, operando na condição $D > 0,5$ são as mesmas apresentadas na Figura 2.26 do capítulo 2 de análise teórica das topologias.

3.2 ANÁLISE DO CONVERSOR PARA $D < 0,5$


A região de operação com razão cíclica menor que 50% normalmente não é a forma primária de operação de um conversor cujo propósito é operar com elevado ganho de tensão. Porém a análise qualitativa desta região de operação é importante, para se certificar que o conversor também opera de forma satisfatória para $D < 0,5$ o que simplifica o projeto de sistemas de controle na medida que se garante não haver regiões de operação “proibidas” que poderiam danificar o circuito.

A exemplo da região $D > 0,5$ a análise de funcionamento também ocorre em quatro etapas distintas de trocas de energia no conversor.

3.2.1 Primeira Etapa de Funcionamento

Nesta etapa, as chaves S_1 e S_2 estão bloqueadas e a energia armazenada nos indutores de entrada é transferida para o capacitor de saída C_0 , através dos diodos D_{S1} e D_{S2} . Durante esta etapa, todos os diodos multiplicadores D_{M1} e D_{M2} estão bloqueados.

Figura 3.6 – Primeira etapa de funcionamento ($D < 0,5$).



Fonte: O autor.

Na primeira etapa as tensões médias nos indutores L_1 , L_2 , L_3 e L_4 são;

$$V_{med L1} = (V_E - V_{C1})(1 - D)T_{on} \quad (3.14)$$

$$V_{med L2} = (V_{C1} - V_{CM1})(1 - D)T_{on} \quad (3.15)$$


$$V_{med L3} = (V_E - V_{C2})(1 - D)T_{on} \quad (3.16)$$

$$V_{med L4} = (V_{C2} - V_M)(1 - D)T_{on} \quad (3.17)$$

Segunda Etapa de Funcionamento

Esta etapa é análoga à quarta etapa da condição ($D > 0,5$) analisada anteriormente. A chave S_2 é fechada e os indutores L_4 e L_3 armazenam energia. O diodo D_{M2} conduz e carrega o capacitor multiplicador C_{M2} .

Figura 3.7 – Segunda etapa de funcionamento ($D < 0,5$).



Fonte: O autor.

Na segunda, as tensões médias nos indutores L_1 e L_2 são as mesmas da primeira etapa para L_3 e L_4 temos;


$$V_{med L3} = -E \cdot D \cdot T_{on} \quad (3.18)$$

$$V_{med L4} = -V_{C2} D \cdot T_{on} \quad (3.19)$$

3.2.2 Terceira Etapa de Funcionamento

Na terceira etapa, a chave S_2 é bloqueada e a energia armazenada no indutor de entrada do indutor L_4 é transferida para o capacitor de saída C_o através do diodo D_{S2} . O diodo D_{S1} mantém a condução da corrente do indutor L_2 . Durante esta etapa, todas as chaves e os diodos multiplicadores D_{M1} e D_{M2} estão bloqueados.

Figura 3.8 – Terceira etapa de funcionamento ($D < 0,5$).




Fonte: O autor.

Nesta etapa, as tensões médias nos indutores L_1 , L_2 , L_3 e L_4 assumem novamente os valores da primeira etapa.

3.2.3 Quarta Etapa de Funcionamento

O funcionamento desta etapa é idêntico ao da segunda etapa da condição ($D > 0,5$). Apenas a chave S_1 conduz e os indutores L_1 e L_2 armazenam energia. A energia armazenada em L_4 é transferida para a saída através de D_{S2} e o capacitor multiplicador C_{M1} é também carregado através do diodo D_{M1} .

Figura 3.9 – Quarta etapa de funcionamento ($D < 0,5$).



Fonte: O autor.

Na quarta etapa, as tensões médias nos indutores L3 e L4 são as mesmas da primeira etapa, enquanto que em L1 e L2 são:


$$V_{med L1} = -E \cdot D \cdot T_{on} \quad (3.20)$$

$$V_{med L2} = -V_{C1} \cdot D \cdot T_{on} \quad (3.21)$$

3.2.4 Formas de Onda para $D < 0,5$

As formas de ondas para a operação do conversor na região $D < 0,5$ são descritas na Figura 3.10. O correto entendimento das formas de onda do conversor é importante, porque permite o dimensionamento das correntes e tensões nas chaves ativas e nos diodos. Este dimensionamento será tratado em detalhes no capítulo 4.

Figura 3.10 – Formas de onda para ($D < 0,5$).




Fonte: O autor.

É possível verificar na figura 3.10 que os esforços de comutação nas chaves S1 e S2 são significativamente inferiores aos verificados quando na operação com $D > 0,5$ apresentado na Figura 2.26.

3.3 CONVERSORES *BOOST* QUADRÁTICOS COM CÉLULA DE COMUTAÇÃO SUAVE

Todos os conversores demonstrados até então são de comutação dissipativa, isto é, a comutação das chaves, em teoria, ocorre com cargas resistivas de acordo com a Figura 3.11.

Figura 3.11 – Condução dissipativa do MOSFET com carga resistiva



Fonte: O autor.

Nesta condição a tensão de acionamento VGS não provoca a condução imediata do MOSFET, havendo intervalos de tempo entre o comando do dispositivo e a sua efetiva condução, sendo estes intervalos definidos como;

- **Tr:** Tempo de subida.
- **Tf:** Tempo de descida.
- **Td (on):** Atraso de disparo.
- **Td (off):** Atraso de bloqueio.


Ainda na Figura 3.11, pode-se observar na área hachurada a região de dissipação de potência durante a condução, potência esta perdida na forma de calor pela chave e que reflete na diminuição da eficiência do conversor.

Conforme demonstrado pela equação (2.58) e pelo gráfico da Figura 2.13 a eficiência em conversores quadráticos é especialmente crítica, desta forma topologias que melhorem o desempenho do conversor em comutação são necessárias para atingir um desempenho razoável em aplicações práticas, especialmente em frequências e potências mais elevadas.

Uma forma bastante comum de melhoria do desempenho de comutação é o uso de *snubbers* dissipativos sendo eles responsáveis pelo amortecimento das oscilações de alta frequência geradas pelo processo de comutação das chaves controladas e não controladas de conversores de potência.

A Figura 3.12 ilustra um *snubber* do tipo dissipativo, formado por D_S , C_S e R_S acoplado a uma chave comutadora do tipo diodo de rápida recuperação (D_1) e outro *snubber* dissipativo acoplado a uma chave do tipo MOSFET (S_1).

Figura 3.12 – Configuração de *snubber* do tipo dissipativo.




Fonte: O autor.

Embora o uso de *snubber* seja uma forma simples de melhorar as perdas de comutação ele ainda apresenta um desempenho inferior ao de técnicas mais elaboradas, como as topologias ressonantes ZCS (*Zero Current Switching*) e ZVS (*Zero Voltage Switching*) que por seu melhor desempenho, serão empregadas no conversor proposto.

A Figura 3.13 ilustra uma célula de comutação suave de um conversor boost quadrático, que faz uso de circuitos ressonantes para auxílio a comutação da chave principal S_1 .

Figura 3.13 – Célula de comutação suave utilizada.



Fonte: O autor.

Este circuito deve ser analisado como a combinação de dois sistemas distintos. O primeiro é o conversor *boost* quadrático, já estudado nos capítulos anteriores, formado por S_1 , D_1 , D_2 , D_3 , L_1 , L_2 , C_1 e C_2 . A este circuito base é acrescido alguns componentes que formam o circuito de auxílio a comutação suave, são eles: Os indutores ressonantes L_{R1} e L_{R2} , o capacitor ressonante C_{R1} e os diodos auxiliares D_{R1} e D_{R2} .

Para análise de funcionamento do circuito é admitido que o conversor esteja operando em regime estacionário, que todos os componentes são ideais; as indutâncias L_1 e L_2 são grandes o suficiente para supor que as correntes I_{L1} e I_{L2} são constantes e suas indutâncias são muito maiores do que as dos indutores ressonantes L_{R1} e L_{R2} . Também é admitido que os capacitores C_1 e C_2 são grandes o suficiente para supor que V_{C1} tensão de saída em R_0 são constantes e livres de ondulação.

3.3.1 Etapas de Funcionamento da Célula de Comutação Suave

Com base nas premissas de funcionamento até agora apresentadas, a operação do circuito em um ciclo de comutação pode ser dividido em dez etapas (t_0 - t_9) que serão analisadas individualmente.


O conversor proposto é composto por duas células *boost* quadráticas idênticas, deste modo será apresentada a análise de apenas uma célula, para maior clareza dos desenhos e equações, sendo a análise da célula omitida idêntica ao da apresentada.

Etapa (a) - $[t_0, t_1]$

Antes de $t = t_0$, S_1 mantém o estado de bloqueio, a corrente fornecida pela fonte, flui através de D_1 e D_3 através I_{L1} e I_{L2} .

Esta etapa começa quando S_1 é acionado com ZCS em $t = t_0$, isto provoca a descarga linear de L_{R1} . O estágio termina quando diodo D_3 é bloqueado em $t = t_1$. A corrente no indutor L_{R2} (i) permanece zero porque a tensão de saída é superior a do capacitor C_1 .

Figura 3.14 – Etapa t_0, t_1 .




Fonte: O autor.

Etapa(b) - [t_1, t_2]

Esta etapa tem início quando D_{R1} passa a conduzir em $t = t_1$. O circuito ressonante se dá por meio de L_{R1} , C_{R1} , S_1 e D_{R1} . A corrente no indutor $I_{L_{R1}}$ diminui e a tensão em C_{R1} também diminui através da ressonância entre L_{R1} e C_{R1} , sendo que ela dissipará pela resistência de canal da chave S_1 .

O indutor L_{R2} se carrega linearmente de zero até I_{D2} . Esta etapa termina quando a tensão no capacitor C_{R1} atinge o valor de V_{C1} em $t = t_2$.

Figura 3.15 – Etapa t_1, t_2 .




Fonte: O autor.

Etapa(c) - [t_2, t_3]

Quando o diodo D_{R2} conduz, ocorre a troca de energia do capacitor ressonante C_{R1} para o capacitor C_1 . Neste modo $I_{L_{R1}}(t)$ diminui linearmente até atingir zero, fornecendo toda a sua energia armazenada para C_1 .

Figura 3.16 – Etapa t_2, t_3 .




Fonte: O autor.

Etapa(d) - $[t_3, t_4]$

A chave principal S_1 continua conduzindo e a corrente de entrada i_i e i_{L2} circulam no MOSFET. Os elementos do circuito ressonante estão todos descarregados e todos os diodos são bloqueados, com exceção de diodo D_2 .

Figura 3.17 – Etapa t_3, t_4




Fonte: O autor.

Etapa (e) - $[t_4, t_5]$

No instante t_4 , a chave S_1 é bloqueada na forma ZVS e a energia armazenada nos indutores L_1 e L_2 é transferida para o capacitor ressonante C_{R1} através do diodo D_{R2} . Neste intervalo de tempo, de forma linear C_{R1} descarrega a sua tensão até chegar a zero.

Figura 3.18 – Etapa t_4, t_5 .




Fonte: O autor.

Etapa (f) - [t_5, t_6]

Neste estágio, a ressonância tem início quando D_1 passa a conduzir no instante $t = t_5$. O circuito ressonante é composto por meio da malha L_{R2} , C_{R1} , D_{R2} , D_2 e D_1 . A corrente $I_{LR2}(t)$ diminui e tensão ressonante $V_{CR1}(t)$ aumenta. Esta etapa termina, quando a corrente $I_{LR2}(t)$ atinge zero em $t = t_6$.

Figura 3.19 – Etapa t_5, t_6 .




Fonte: O autor.

Etapa (g) - [t_6, t_7]

No instante t_7 , o diodo D_2 está bloqueado e a energia armazenada no indutor L_2 é transferida para o capacitor C_{R1} através do diodo D_{R2} . Neste intervalo de tempo, C_{R1} linearmente carrega até $(V_0 - V_{C1})$.

Figura 3.20 – Etapa t_6, t_7 .




Fonte: O autor.

Etapa (h) - $[t_7, t_8]$

Nesta etapa, a ressonância começa quando D_3 liga-se a $t = t_7$. O circuito ressonante se dá por meio de L_{R1} , C_1 , D_{R2} , C_{R1} , D_3 e C_2 . A corrente $I_{L_{R1}}(t)$ aumenta e a tensão $V_{C_{R1}}(t)$ também aumenta através da ressonância de L_{R1} e C_{R1} . Esta etapa termina quando $V_{C_{R1}}(t)$ atinge a tensão de saída V_0 em $t = t_8$.

Figura 3.21 – Etapa t_7, t_8 .




Fonte: O autor.

Etapa (i) - $[t_8, t_9]$

Quando o capacitor C_{R1} atinge V_0 , o diodo D_{R1} entra em condução e a corrente $I_{L_{R1}}$ aumenta linearmente até o final da etapa que acontece quando a corrente no indutor L_{R1} se torna igual à corrente no indutor L_2 .

Figura 3.22 – Etapa t_8, t_9 .




Fonte: O autor.

Etapa (j) - $[t_9, t_0]$

Durante esta etapa, a transferência de energia da fonte para a carga ocorre através da malha formada por L_1 , D_1 , L_2 e D_3 , dando início a um novo ciclo de operação.


Figura 3.23 – Etapa t_9, t_0



Fonte: O autor.

No gráfico da Figura 3.24 é possível uma visão sintética das principais tensões e correntes presentes nas etapas [a-j] do circuito de auxílio de comutação suave analisado anteriormente.

Figura 3.24 – Tensões e correntes no circuito de auxílio a comutação.



Fonte: O autor.

Os instantes de S_1 são t_0 (acionamento) e t_4 (bloqueio). Nestes instantes temos a condição de que o produto entre V_{S1} e I_{S1} seja nulo. Em t_0 temos uma condição ZCS – *zero current switching* – com a corrente em S_1 nula e a tensão igual a V_0 . Em t_4 temos uma condição ZVS – *zero voltage switching* – com o valor da tensão em S_1 nula e a corrente igual a I_{L1} somada com I_{L2} .

3.3.2 Análise Quantitativa do Funcionamento do Conversor

Para análise qualitativa do funcionamento do circuito faz-se necessário a definição de alguns parâmetros fundamentais. O circuito formado pelos elementos ressonantes (L_{R1} , L_{R2} e C_{R1}) apresenta frequências de ressonâncias expressas em (3.22) e (3.23).

$$\omega_1 = \frac{1}{\sqrt{L_{R1} \cdot C_{R1}}} \quad (3.22)$$

$$\omega_2 = \frac{1}{\sqrt{L_{R2} \cdot C_{R2}}} \quad (3.23)$$

Todo circuito ressonante não ideal, apresenta um fator Q que pode ser definido como a razão entre a frequência de ressonância e a largura de banda ambas expressas em radianos por segundo.

O fator Q determina o amortecimento do circuito ressonante, sendo o valor de Q muito pequeno o circuito tende a ser sub-amortecido e para valores elevados de Q o circuito se torna superamortecido. A definição matemática de Q para um circuito LCR é mostrada em (3.24).

$$Q = \frac{1}{R} \sqrt{\frac{L}{C}} \quad (3.24)$$

Na análise do circuito valor determinar dois valores de fator Q, uma para o circuito ressonante $L_{R1} - C_{R1}$ e outro para o circuito $L_{R2} - C_{R1}$, e re-nomear o fator de qualidade como sendo α , de modo a manter a mesma nomenclatura usualmente empregada em livros e artigos que tratam de projeto deste tipo de auxílio a comutação.

Em (3.25) e (3.26) é apresentado os valores de α_1 e α_2 .

$$\alpha_1 = \frac{IL_2}{V_0} \sqrt{\frac{L_{R1}}{C_{R1}}} \quad (3.25)$$

$$\alpha_2 = \frac{IL_1}{VC_1} \sqrt{\frac{L_{R2}}{C_{R1}}} \quad (3.26)$$

Na análise do circuito valor determinar dois valores de fator Q, uma para o circuito ressonante $L_{R1} - C_{R1}$ e outro para o circuito $L_{R2} - C_{R1}$, e re-nomear o fator de qualidade como sendo α , de modo a manter a mesma nomenclatura usualmente empregada em livros e artigos que tratam de projeto deste tipo de auxílio a comutação.

Cada etapa de funcionamento pode ser equacionada de modo a fornecer os parâmetros do circuito ressonante que são: duração da etapa (Δt_x), corrente no indutor ressonante um [$I_{LR1}(t)$], corrente no indutor ressonante dois [$I_{LR2}(t)$] e tensão no capacitor ressonante [$V_{CR1}(t)$]. A tabela 3.1 apresenta as equações para cada etapa de operação.

Tabela 3.1 - Equações dos estados transitórios do circuito ressonante

Etp.	Δt	$i_{LR1}(t)$	$i_{LR2}(t)$	$v_{CR1}(t)$
1°	$\Delta t_1 = \alpha_1 / \omega_1$	$i_{LR1}(t) = I_{L1} - \left(\frac{V_{C1}}{L_{R1}}\right)t$	$i_{LR2}(t) = 0$	$v_{CR1}(t) = V_C$
2°	$\Delta t_2 = \alpha_2 / \omega_2$	$i_{LR1}(t) = -V_C \sqrt{\frac{C_{R1}}{L_{R1}}} \sin(\omega_2 t)$	$i_{LR2}(t) = \left(\frac{V_{C1}}{L_{R2}}\right)t$	$v_{CR1}(t) = V_C \cos(\omega_2 t)$
3°	$\Delta t_3 = \frac{\pi - \cos^{-1}\left(\frac{V_{C1}}{V_C}\right)}{\omega_1}$	$i_{LR1}(t) = \frac{V_{C1}}{L_{L1}} - \frac{I_{L1}}{\alpha_1} \sqrt{1 - \frac{1}{G_1^2}}$	$i_{LR2}(t) = I_{L1}$	$v_{CR1}(t) = -V_{C1}$
4°	$\Delta t_4 = t_2 - t_1$	$i_{LR1}(t) = 0$	$i_{LR2}(t) = I_{L1}$	$v_{CR1}(t) = V_{C1}$
5°	$\Delta t_5 = \frac{1}{\alpha_{101}\alpha_1 + \alpha_2\alpha_{21}}$	$i_{LR1}(t) = 0$	$i_{LR2}(t) = I_{L1}$	$v_{CR1}(t) = -V_{C1} - \left(\frac{I_{L1} L_{L1}}{C_{R1}}\right)t$
6°	$\Delta t_6 = \pi / 2\omega_2$	$i_{LR1}(t) = 0$	$v_{CR2}(t) = I_{L1} \cos(\omega_2 t)$	$v_{CR1}(t) = I_{L1} \sqrt{\frac{L_{R2}}{C_{R1}}} \sin(\omega_2 t)$
7°	$\Delta t_7 = \frac{G_1 - 1 - \alpha_2}{\alpha_{101}\alpha_1}$	$i_{LR1}(t) = 0$	$i_{LR2}(t) = 0$	$v_{CR1}(t) = \alpha_2 V_{C1} + \left(\frac{I_{L1}}{C_{R1}}\right)t$
8°	$\Delta t_8 = \frac{1}{\omega_1} \arcsin\left(\frac{1}{G_1 \alpha_1}\right)t$	$i_{LR1}(t) = I_{L1} [1 - \cos(\omega_1 t)]$	$i_{LR2}(t) = 0$	$v_{CR1}(t) = V_C - V_{C1} + I_{L1} \sqrt{\frac{L_{R1}}{C_{R1}}} \sin(\omega_1 t)$
9°	$\Delta t_9 = \frac{1}{\omega_1} \sqrt{(G_1 \alpha_1)^2 - 1}$	$i_{LR1}(t) = I_{L1}(t_9) + \left(\frac{V_{C1}}{L_{R1}}\right)t$	$i_{LR2}(t) = 0$	$v_{CR1}(t) = V_C$
10°	$\Delta t_{10} = \Delta t_9$	$i_{LR1}(t) = I_{L1}$	$i_{LR2}(t) = 0$	$v_{CR1}(t) = V_C$

Fonte: Barbosa (2013).

Trata-se de uma análise de comportamento transitório de carga e descarga de componentes armazenadores de energia, sendo estas equações normalmente deduzidas por meio de análise de nós e malhas, transformada de Laplace e sua transformada inversa.

3.4 CONCLUSÕES

Neste capítulo foi apresentada uma análise qualitativa do funcionamento do conversor e da célula de comutação suave, para a construção do circuito em laboratório é necessário o dimensionamento detalhado dos seus componentes dentro dos parâmetros requeridos de potência e tensões de operação. O dimensionamento do conversor será apresentado no próximo capítulo.

4 METODOLOGIA DE PROJETO DO CONVERSOR

Neste capítulo será apresentado o dimensionamento dos componentes do conversor, bem como as premissas de projeto que serão adotadas de modo a satisfazer uma série de relações de compromisso que devem ser atendidas quando se projeta um circuito eletrônico.

4.1 DETERMINAÇÃO DOS VALORES NOMINAIS DE PROJETO

O conversor proposto tem seus valores nominais de projeto descritos em (4.1) – (4.4).

$$V_{in} = 24 \text{ V} \quad (4.1)$$

$$V_{out} = 300 \text{ V} \quad (4.2)$$

$$P_{out} = 400 \text{ W} \quad (4.3)$$

$$F = 100 \text{ kHz} \quad (4.4)$$

O valor de tensão de entrada foi escolhido porque representa tipicamente valores encontrados em painéis solares fotovoltaicos ou micro turbinas eólicas, situações onde a elevação de tensão CC é necessária para alimentação de estágios inversores de CC/CA.

A tensão de saída foi escolhida por ser um valor típico de barramentos CC de inversores CC/CA para alimentação de sistemas isolados ou aplicações conectadas à rede elétrica (*grid tie*).

A potência nominal do conversor representa uma relação de compromisso entre complexidade e demonstração efetiva de um conversor de potência. Potências muito superiores a 400 W tornariam o projeto mais caro e complexo de ser realizado com os recursos e equipamentos disponíveis e valores abaixo de 400W não caracterizariam uma aplicação efetiva de eletrônica de potência.


A frequência de operação é uma relação de compromisso entre compactação dos componentes passivos (indutores e capacitores) e perdas nas chaves (MOSFETS e Diodos). O mesmo valor de frequência de operação está sendo utilizado em outros projetos do mesmo grupo de pesquisa em outras topologias, o

que irá permitir uma comparação mais realista sobre desempenho de topologias no futuro próximo.

4.2 CÁLCULO DOS VALORES DE TENSÃO E CORRENTE INTERMEDIÁRIOS

Conforme detalhado no capítulo 3 o conversor proposto é formado por dois braços quadráticos que, entrelaçados, alimentam um dobrador de tensão. Para efeitos de simplificação será projetado apenas um dos braços quadráticos do conversor bem como o multiplicador de tensão, sendo o outro braço quadrático idêntico. A Figura 4.1 representa em diagramas de blocos um dos braços do conversor.

Figura 4.1 – Diagrama de blocos simplificado do conversor.



Fonte: O autor.

Os estágios *boost* I e II representam individualmente os conversores *boost* simples que, uma vez associados em série, compõe a topologia quadrática, sendo seus ganhos iguais, pois estão submetidos ao mesmo sinal de controle e portando à mesma razão cíclica.

Como o conversor é composto por dos braços, cada um entrega à carga metade da potência nominal ou seja 200 W. Os valores de I_1 , I_2 , V_1 e V_2 são respectivamente as correntes e tensões intra-estágios.

Para o cálculo dos valores de corrente e tensão intra-estágios serão arbitrados rendimentos mínimos presumidos para cada bloco. Se o circuito for projetado como ideal, pode haver valores de potência menores na carga do que o nominal, uma vez que as perdas neste tipo de conversor acontecem em cascata conforme detalhado no capítulo 2.

Assim será arbitrado como rendimento mínimo presumido;

$$\eta_{\text{multiplicador}} = 0,95 \quad (4.5)$$

$$\eta_{\text{Boost I}} = 0,90 \quad (4.6)$$

$$\eta_{\text{Boost II}} = 0,90 \quad (4.7)$$

$$\eta_{\text{Conversor}} = \eta_{\text{multiplicador}} \cdot \eta_{\text{Boost I}} \cdot \eta_{\text{Boost II}} \quad (4.8)$$

Substituindo os valores de (4.5), (4.6) e (4.7) em (4.8) obtém-se o valor do rendimento mínimo presumido do conversor.

$$\eta_{\text{Conversor}} = 0,77 \quad (4.9)$$

Assim assume-se que caso o conversor apresente rendimento inferior a 77 %, os valores de potência nominais na carga previstos em projeto podem não serem obtidos. Valores de rendimento presumido de 77% podem ser considerados, mas neste caso corre-se o risco de super dimensionamento de componentes e por consequência desperdício econômico. Valores melhores que 77% representam maiores riscos de não obter a potência de carga prevista em projeto.

Com o rendimento presumido definido, pode-se agora calcular os valores de tensão e corrente de entrada e saída bem como os valores intra-estágios.

A potência máxima de entrada está definida em (4.10)

$$P_{\text{In}} = \frac{P_{\text{out}}}{\eta_{\text{Conversor}}} \quad (4.10)$$

Considerando os valores de (4.3) e (4.9) temos;

$$P_{\text{In}} = 519,48 \text{ W} \quad (4.11)$$

O valor de potência de entrada para cada braço quadrático do conversor é de metade do valor (4.11) conforme expresso em (4.12).

$$P'_{\text{In}} = 259,74 \text{ W} \quad (4.12)$$

A corrente de saída do conversor é calculada por (4.13);

$$I_{out} = \frac{P_{out}}{V_{out}} \quad (4.13)$$

Utilizando os valores de (4.3) e (4.2) a corrente de saída do conversor tem o valor mostrado em (4.14).

$$I_{out} = 1,33 \text{ A} \quad (4.14)$$

Como cada braço quadrático do conversor fornece metade da corrente de carga (4.13), a corrente por braço do conversor tem o valor expresso em (4.15).

$$I'_{out} = 0,67 \text{ A} \quad (4.15)$$

A tensão eficaz na entrada do estágio multiplicador de tensão (V_2) na Figura 4.1 é descrita por (4.16) onde 'k' é o número de estágios multiplicadores de tensão, que no projeto por se tratar de um dobrador $k = 1$.

$$V_2 = \frac{V_{out}}{(k + 1)} \quad (4.16)$$

Assim;

$$V_2 = 150 \text{ V} \quad (4.17)$$

Para o cálculo da corrente na entrada do multiplicador (I_2) na Figura 4.1 temos que calcular primeiro a potência na entrada do multiplicador de tensão.

$$P_{in_{multiplicador}} = \frac{P_{out}}{(\text{multiplicador})} \quad (4.18)$$

Utilizando os valores (4.3) e (4.5) em (4.18) tem-se a potência de entrada do estágio multiplicador.

$$P_{in_{multiplicador}} = 421,05 \text{ W} \quad (4.19)$$

Como cada braço quadrático fornece metade da potência ao multiplicador de tensão a potência na saída de cada estágio *boost* II é expressa em (4.20).

$$P_{in'}'_{multiplicador} = 210,53 \text{ W} \quad (4.20)$$

A corrente de saída do conversor boost II (I_2) na Figura 4.1, pode então ser calculada por (4.21).

$$I_2 = \frac{P_{in'}'_{multiplicador}}{V_2} \quad (4.21)$$

Considerando os valores de (4.16) e (4.18) a corrente de saída de cada estágio boost II vale;

$$I_2 = 1,40 \text{ A} \quad (4.22)$$

Para projetar todos os estágios do conversor é necessária a determinação de I_1 e V_1 . Para isto, considera-se o ganho quadrático do conversor (G_Q) como sendo o produto dos ganhos de ambos os estágios boost (G_{B1}) e (G_{B2}), como descrito em (4.23).

$$G_Q = G_{B1} \cdot G_{B2} \quad (4.23)$$

Como $G_{B1} = G_{B2}$, tem-se;

$$G_{B1} = G_{B2} = \sqrt{G_Q} \quad (4.24)$$

O ganho quadrático também pode ser escrito como sendo;

$$G_Q = \frac{V_2}{V_{in}} \quad (4.25)$$

Aplicando os valores de (4.1) e (4.16) em (4.26) é possível determinar o ganho quadrático dos estágios boost combinados (G_Q).

$$G_Q = 6,25 \quad (4.26)$$

Os ganhos dos estágios boost G_{B1} e G_{B2} podem ser calculados aplicando o valor de (4.26) em (4.24).

$$G_{B1} = G_{B2} = 2,5 \quad (4.27)$$

Assim V_1 da Figura 4.1 pode ser calculada de acordo com a equação (4.28).

$$V_1 = G_{B1} \cdot V_{in} \quad (4.28)$$

Considerando os valores de (4.27) e (4.1) o valor da tensão V_1 é mostrado em (4.29).

$$V_1 = 60V \quad (4.29)$$

A potência na saída do conversor *boost* I (P''_{out}) pode ser calculada por (4.30).

$$P''_{out} = \frac{Pin'_{multiplicador}}{Boost I} \quad (4.30)$$

Substituindo os valores de (4.6) e (4.19) em (4.30) é possível calcular a potência de saída do conversor *boost* I.

$$P''_{out} = 233,92 W \quad (4.31)$$

A corrente de entrada do conversor *boost* II (I_1) pode ser calculada por (4.32).

$$I_1 = \frac{P''_{out}}{V_1} \quad (4.32)$$

Substituindo os valores de (4.31) e (4.29) em (4.33) é possível calcular a corrente de saída do conversor *boost* I.

$$I_1 = 3.90 A \quad (4.33)$$

A corrente de entrada de cada braço quadrático do conversor pode ser calculada por;


$$I'_{in} = \frac{P_{in}}{2 \cdot V_{in}} \quad (4.34)$$

Substituindo (4.1), (4.11) tem-se;

$$I'_{in} = 10,83 \text{ A} \quad (4.35)$$

A Figura 4.2 demonstra todos os valores de tensão, corrente bem como a transferência de potência no conversor calculados entre (4.5) e (4.35).

Figura 4.2 – Fluxo de potência e valores de tensão e corrente intra-estágios.



Fonte: O autor.

4.3 CÁLCULO DA RAZÃO CÍCLICA

A razão cíclica (D) dos pulsos PWM aplicados nas chaves principais (MOSFETS) é o elemento de controle primário do conversor. O valor da razão cíclica é portando variável em torno de um valor central calculado na fase de projeto do conversor.

O rearranjo da equação (2.78) permite calcular a razão cíclica para os valores nominais de projeto do conversor *boost* quadrático.

$$D = 1 - \sqrt{\frac{V_{in}}{V_{out}}} \quad (4.36)$$

Considerando os valores de entrada 24 V (4.1) e de saída do estágio quadrático 150V (4.16) a razão cíclica para condições sem perdas é;

$$D_{ideal} = 0,6 \quad (4.37)$$

Porém considerando as perdas do conversor conforme demonstrado em (2.58), a razão cíclica é diferente da condição ideal (4.37), o rearranjo da equação (2.58) permite calcular a razão cíclica para a condição de rendimento mínimo presumido do conversor.

$$D = 1 - \sqrt{\text{conversor} \left(\frac{V_{in}}{V_{out}} \right)} \quad (4.38)$$

Considerando a o rendimento mínimo presumido de (4.8):

$$D_{real} = 0,65 \quad (4.39)$$

O valor de razão cíclica considerando perdas pressupõe o conversor alimentado com tensão nominal de 24V. Em situação normal de operação pode haver variações de tensão de entrada. Considerando uma variação de 20% para mais ou para menos da tensão de entrada a razão cíclica do conversor pode ser escrita pelo intervalo:

$$D_{+20\%} = 0,66 \quad (4.40)$$

$$D_{-20\%} = 0,69 \quad (4.41)$$

O detalhamento das variações de razão cíclica apresentados neste item se justifica uma vez que o valor de D é utilizado para o cálculo de praticamente todos os componentes do conversor, desta forma deve ser considerado sempre o pior caso de razão cíclica para garantir um dimensionamento de componentes que permita a operação contínua dentro dos valores nominais requeridos.

4.4 CÁLCULO DA ONDULAÇÃO DE CORRENTE NOS INDUTORES DO PRIMEIRO ESTÁGIO

Na Figura 2.6 esta representado o parâmetro ΔI_L que é a máxima ondulação de corrente no indutor de um conversor *boost*. A equação (4.42) define ΔI_L em função de um parâmetro de proporcionalidade (ρ) versus a corrente de entrada (I_{in}).

$$\Delta I_L = \rho \cdot I_{in} \quad (4.42)$$

Este parâmetro é importante porque dele depende as principais relações de compromisso do conversor que é o tamanho dos componentes passivos versus o estresse de comutação nas chaves.

Para projeto do conversor, que vai alimentar uma carga altamente não linear (multiplicador de tensão) valores conservadores de ondulação máxima permitida de corrente de entrada são desejáveis, neste caso admite-se um valor de $\rho = 0,035$. Ou 3,5% de ondulação máxima permitida.

Assim considerando a corrente de entrada de cada braço quadrático (4.33) é possível calcular a ondulação máxima do primeiro estágio.

$$\Delta I_{L_1} = 0,37 \text{ A} \quad (4.43)$$

Considerando a corrente de entrada do segundo estágio (4.35) é possível calcular a ondulação máxima do segundo estágio.

$$\Delta I_{L_2} = 0,17 \text{ A} \quad (4.44)$$

4.5 CÁLCULO DOS INDUTORES DO PRIMEIRO E SEGUNDO ESTÁGIO

A equação (2.33) quando se agrupada fornece os valores de indutância em função da ondulação de corrente, Frequência de chaveamento e razão cíclica conforme mostra (4.45).

$$L = \frac{E \cdot D}{\Delta I \cdot f} \quad (4.45)$$

Primeiro estágio: Para o cálculo da indutância do primeiro estágio do conversor quadrático (L_1 e L_3 da Figura 3.1) aplica-se em (4.45) os valores de E tensão nominal na entrada do conversor (4.1), o valor de D para condições não ideais em (4.37), f (4.4) e ΔI (4.43).

A indutância do primeiro estágio;

$$L_1 = 350 \mu\text{H} \quad (4.46)$$

Segundo estágio: Para o cálculo da indutância do segundo estágio do conversor quadrático (L_2 e L_4 da Figura 3.1) aplica-se em (4.45) os valores de E tensão de saída do primeiro estágio (4.29), o valor de D , para condições não ideais em (4.37), f (4.4) e ΔI (4.44).

A indutância do segundo estágio;

$$L_2 = 761 \mu H \quad (4.47)$$

4.6 CÁLCULO DOS CAPACITORES INTERMEDIÁRIOS

Os capacitores intermediários são representados por C_1 e C_2 na Figura 3.1. Eles podem ser calculados pelo re arranjo da equação (2.38).

$$C = \left(\frac{I_0}{f \cdot \Delta VC} \right) \left(\frac{V_0 - E}{V_0} \right) \quad (4.48)$$

A variável ΔVC representa a variação de tensão no capacitor durante os ciclos de carga e descarga. Assim como no dimensionamento dos indutores, para o cálculo dos capacitores intermediários será considerado uma ondulação de tensão mínima de modo a compensar os efeitos sobre o conversor da sua carga não linear de saída. Assim valores de máximos 0,5% de ondulação de tensão são admitidos.

$$\Delta VC = \sigma \cdot V_0 \quad (4.49)$$

Considerando V_0 como sendo a tensão intra-estágios (4.29) temos a máxima ondulação nos capacitores intermediários vale;

$$\Delta VC = 0,3 V \quad (4.50)$$

Com o cálculo de máxima ondulação permitida, considerando E como a tensão intra-estágios (4.29), I_0 como a corrente de saída do primeiro estágio (4.33) e f como a Frequência de chaveamento (4.4), Os capacitores C_1 e C_2 podem ser calculados pela equação (4.44).

$$C_1 = C_2 = 78 \mu F \quad (4.51)$$

Adota-se um valor comercialmente disponível de 100 μF para ambos os capacitores. A tensão de isolamento do capacitor deve ser maior que 60 V, valor de tensão máxima no componente. Por margem de segurança opta-se por um capacitor de 100 μF x 100 V.

4.7 CÁLCULO DO CAPACITOR FILTRO DE SAÍDA

O capacitor filtro de saída é representado por C_0 na Figura 3.1. Seu valor deve ser estimado em função da ondulação de tensão desejada. Como a variação pico a pico da tensão no capacitor é proporcional à carga armazenada a cada ciclo, tem-se;

$$\Delta Q = \frac{D \cdot I_0}{f} \quad (4.52)$$

$$\Delta V_c = \frac{\Delta Q}{C} \quad (4.53)$$

$$\Delta V_c = \frac{D \cdot I_0}{C \cdot f} \quad (4.54)$$

$$C = \frac{D \cdot I_0}{\Delta V_c \cdot f} \quad (4.55)$$

Em operação entrelaçada de dois conversores a frequência de ondulação de saída é o dobro da frequência de chaveamento de cada estágio, assim C_0 pode ser calculado por;

$$C_0 > \frac{D \cdot I_0}{2 \cdot \Delta V_c \cdot f} \quad (4.56)$$

Para uma ondulação de 0,5 % da tensão de saída(4.2), considerando a razão cíclica (4.39), corrente de saída (4.13) e frequência de operação (4.4) o C_0 vale;

$$C_0 > 3\mu F \quad (4.57)$$

No protótipo adotou-se um valor bastante superior para C_0 , 100 μF x 450 V.

4.8 CÁLCULO DOS CAPACITORES DO MULTIPLICADOR DE TENSÃO

Os capacitores C_{M1} e C_{M2} da Figura 3.1 formam um estágio dobrador de tensão de saída. Eles podem ser calculados como um estágio dobrador de tensão de onda completa (4 diodos).

Antes de efetuar o cálculo dos capacitores é necessário estimar o máximo *ripple* desejado no estágio, que será fixado em 0,5%. Assim a mínima tensão de saída (V_{min}) é igual a 0,5% de V_0 nominal assim;

$$V_{min} = 298,5 V \quad (4.58)$$

Desta forma é possível calcular os capacitores;

$$C_{M1} = C_{M2} > \frac{P_{in}}{f(V_0^2 - V_{min}^2)} \quad (4.59)$$

Considerando P_{in} como a potência de entrada do dobrador (4.18), V_0 a tensão nominal de saída (4.2) e V_{min} (4.58) têm-se;

$$C_{M1} = C_{M2} > 4,7 \mu F \quad (4.60)$$

Foi adotado para C_{M1} e C_{M2} um capacitor de $100 \mu F \times 450 V$.

4.9 PROJETO DA CÉLULA DE COMUTAÇÃO SUAVE

Para o cálculo dos elementos auxiliares da célula de comutação suave (L_{R1} , L_{R2} e C_{R1}) é necessário conhecer alguns parâmetros das chaves comutadoras principais, S_1 e S_2 .

Para o protótipo foi selecionado o MOSFET IRF 260N cujos principais parâmetros elétricos são mostrados abaixo.

- $V_{DSS} = 200V$
- $R_{DS(on)} = 0.04\Omega$
- $I_D = 50A$
- $T_r = 60 ns$
- $T_f = 48 ns$

Abaixo estão listados os passos de projeto da malha ressonante de apoio a comutação do conversor. Este procedimento de projeto é preconizado nas referências [9] -[12] cujas células de comutação suave são análogas.

Passo 1 – Cálculo dos capacitores C_{R1} e C_{R2}

O capacitor C_{R1} deve ser selecionado de modo que possa ser descarregado a partir V_{C1} até zero com a máxima corrente em L_1 e L_2 , ao longo de pelo menos o período t_f (*time fall*) da chave durante o bloqueio do MOSFET. Os valores de C_{R1} e C_{R2} podem ser calculados por (4.61).

$$C_{R1} = C_{R2} \geq \left[\frac{(IL_{1max} + IL_{2max})}{V_{C1}} \right] t_f \quad (4.61)$$

Desta forma, C_{R1} e C_{R2} calculados devem ser;

$$C_{R1} = C_{R2} > 12,45 \text{ nF} \quad (4.62)$$

Para montagem do protótipo foi selecionado um capacitor de 15 nF dada a sua facilidade de obtenção comercial.

Os valores de IL_{1max} e IL_{2max} podem ser calculados aplicando (2.16) já que o modo de operação escolhido para o conversor é o modo contínuo.

Passo 2 – Cálculo do indutor L_{R1} .

O indutor L_{R1} deve ser selecionado de modo a permitir o decaimento do máximo valor de corrente em L_2 até zero, dentro do intervalo de tempo (t_r) do MOSFET durante o seu bloqueio.

Assim L_{R1} pode ser calculado por;

$$L_{R1} \geq \left(\frac{V_0}{I_{L2max}} \right) t_r \quad (4.63)$$

$$L_{R1} > 2,12 \text{ } \mu\text{H} \quad (4.64)$$

Adota-se o valor comercial 3,5 μH para o indutor no protótipo.

Passo 3 – Cálculo dos indutores L_{R2} e L_{R3} .

Os indutores L_{R2} e L_{R3} devem ser selecionados para permitir a sua corrente suba até o máximo valor da corrente de entrada, dentro do intervalo de tempo (t_r) do MOSFET durante sua condução.

Assim L_{R2} pode ser calculado por;

$$L_{R2} = L_{R3} \geq \left(\frac{V_{C1}}{I_{L1max}} \right) t_r \quad (4.65)$$

$$L_{R2} = L_{R3} > 0,32 \mu H \quad (4.66)$$


Por se tratar de um valor mínimo sugerido, considerando a grande dificuldade de se construir um indutor com valor tão pequeno e cujo valor seja confiável, adota-se L_{R2} como um valor comercial de $1,0 \mu H$ para o indutor no protótipo.

4.10 PROJETO DO SISTEMA DE CONTROLE DO CONVERSOR

O controle do conversor proposto é realizado por meio de malha fechada com realimentação de tensão utilizando de modulação PWM com frequência constante. Difere dos conversores *boost* quadráticos convencionais por requerer duas saídas de pulsos a serem aplicadas às chaves principais S_1 e S_2 .

A Figura 4.3 apresenta as formas de onda necessárias para o acionamento de S_1 e S_2 nas condições $D > 0,5$ e $D < 0,5$ analisadas no capítulo 3.


Figura 4.3 – Formas de ondas para o acionamento das chaves principais.



Fonte: O autor.

Para que haja as quatro etapas de funcionamento do conversor é necessária uma defasagem ($\Delta\Phi$) entre os sinais das chaves S_1 e S_2 . Esta defasagem é um complicador importante no projeto de um sistema de controle analógico tradicional, pois a síntese de dois sinais analógicos PWM com uma defasagem constante requer o desenvolvimento de dois moduladores PWM paralelos alimentados com duas bases de tempo de sinais triangulares defasados em ($\Delta\Phi$) como mostrado na Figura 4.4.

Figura 4.4 – Geração PWM em conversores entrelaçados.



Fonte: O autor.

A geração de dois sinais triangulares de mesma frequência e com defasagem constante aplicando técnicas tradicionais de controle analógico requer o projeto de um circuito baseado em topologia PLL - *phase-locked loop* – associado a um VCO - *voltage controlled oscillator* – com formas de onda na saída perfeitamente triangulares, solução esta que tornaria o projeto do circuito de controle analógico demasiadamente complexo.


Estes requisitos de geração de sinais complexos para controle de conversores mais elaborados são normalmente atendidos nos últimos 15 anos pelo emprego de sistemas baseados em DSP - *Digital signal processing* – cuja habilidade de geração de sinais programáveis e a emulação por meio de *software* dos blocos de controle necessários, permitem projetos de sistemas altamente complexos e ao mesmo tempo flexíveis.

Na implementação do conversor proposto em laboratório não houve a construção de um circuito físico de controle para demonstração da operação em malha fechada por motivo de controle do tempo de execução do projeto, uma vez que o foco era a investigação da topologia *boost* quadrática entrelaçada com multiplicação capacitiva de tensão proposta, sendo os ensaios realizados em malha aberta.

Porem para estudo e demonstração da controlabilidade do conversor neste item será projetado um sistema de controle em malha fechada e o mesmo simulado por meio de *software* (PSIM) e seus resultados apresentados no próximo capítulo.

Circuitos conversores DC/DC fundamentais em topologias *boost* e *buck* são normalmente controlados por circuitos integrados analógicos como o LM 3524 cujo diagrama de blocos é mostrado na Figura 4.5.

Figura 4.5 – Diagrama de blocos do circuito integrado LM 3524



Fonte: LM3524 Datasheet - National Semicondutores.


A filosofia de projeto do circuito de controle consiste na utilização de dois moduladores PWM com as mesmas funções básicas do LM 3524, amplificadores de erro, função de proteção do conversor (*shutdown*) e modulação PWM porém com seus sinais triangulares de igual frequência e defasagem constante, algo que fisicamente é muito complexo de se implementar com esta classe de circuito

integrado, porém computacionalmente pode ser implementado com menor complexidade.

A Figura 4.6 apresenta o diagrama de blocos do sistema de controle proposto para o conversor, os requisitos de projeto deste circuito são;

- Geração dos sinais PWM de controle de acordo com as formas de onda propostas na Figura 4.3.
- Operação em + ou – 20% de tensão de entrada do conversor.
- Proteção de sobre tensão na saída de 15% do valor nominal.
- Proteção de sobre corrente de saída de 15% do valor nominal.

Figura 4.6 – Diagrama de blocos do sistema de controle



Fonte: O autor.

O princípio de funcionamento do sistema de controle pode ser assim descrito; A tensão de saída nominal do circuito (300 volts), é dividida pelos resistores R1 e R2 de modo a gerar um sinal de realimentação de tensão (*V Feedback*) em torno de 5 volts, tensão esta compatível com os amplificadores operacionais.

Os amplificadores operacionais AOP2 e AOP3 são moduladores PWM cujas entradas inversoras estão ligadas as formas de onda triangulares de período T e defasagem $\Delta\Phi$. Já suas entradas inversoras estão ligadas ao sinal de realimentação

de tensão. Em suas saídas estão presentes os sinais PWM defasados, conforme demonstrado na Figura 4.4.

O amplificador operacional AOP5 atua como comparador de tensão destinado a proteção de sobre tensão de saída do conversor. Sua entrada inversora esta conectada ao sinal $V. Feedback$ e sua entrada não inversora esta conectada em uma referência de tensão fixa ($V. Ref 1$). Em condição normal de funcionamento $V. Feedback$ é menor ou igual à $V. Ref 1$, tornando a saída do comparador de tensão positiva, o que habilita uma das entradas de P1 e P2, portas AND que formam a lógica de controle.


A proteção de sobre corrente do conversor é fornecida pelo circuito formado pelos amplificadores operacionais AOP1 e AOP4. A pequena queda de tensão, proporcional a corrente de saída do conversor é fornecida pelo resistor *shunt*. Esta tensão é amplificada pelo amplificador não inversor formado por AOP1 cujo ganho é dependente de R_3 e R_4 .

Na saída de AOP1 há um valor de tensão, dependente diretamente do valor de corrente fornecido pelo conversor à carga. O amplificador operacional AOP4 atua como um comparador de tensão, sendo a sua entrada inversora ligada ao sinal proporcional de corrente e sua entrada não inversora conectada a uma tensão de referência $V. Ref2$.

Em condição normal de funcionamento $V. Feedback de corrente$ é menor ou igual à $V. Ref 2$, tornando a saída do comparador AOP4 positiva, o que habilita uma das entradas de P1 e P2, portas AND que formam a lógica de controle.

A Figura 4.7 ilustra a lógica de controle combinacional formada pelas portas P1 e P2.

Figura 4.7 – Diagrama de blocos do sistema de controle.



Fonte: O autor.

Estando a saída do conversor dentro dos limites de proteção de tensão e corrente previstos, as saídas dos comparadores de tensão AOP4 e AOP5 estão em nível lógico “1”, isto habilita duas das três entradas das portas AND P1 e P2. Com estas duas entradas habilitadas a saída da porta lógica será a transferência do sinal digital presente na terceira entrada de P1 e P2, que nada mais é do que os sinais PWM gerados por AOP2 e AOP3. Em uma condição de acionamento da proteção de sobre corrente ou sobre tensão uma portas entradas de P1 e P2 irá para nível lógico “0” e por consequência o sinal PWM não estará mais presente nas saídas das portas, desligando o conversor.

4.10.1 Dimensionamento dos Componentes do Sistema de Controle

A seguir será apresentado o dimensionamento dos componentes (fontes de sinais e resistores) que compõe o circuito de controle apresentado em (4.6) e implementado utilizando o *software* PSIM 9.0

Modulador PWM

O modulador PWM consiste em um bloco comparador de tensão onde são aplicados dois sinais. A tensão de realimentação (*V. Feeedback*) e os sinais de referência triangular.

Os sinais de referência triangulares devem apresentar a mesma frequência de chaveamento do conversor (100 kHz) e amplitudes compatíveis com o funcionamento dos comparadores de tensão, no projeto do conversor foi considerado 8 Volts pico a pico para a amplitude do sinal triangular.


Entre ambos os sinais triangulares deve haver uma defasagem de tempo para que seja possível a realização da segunda e quarta fase de comutação do conversor conforme demonstrado na Figura 4.3. Idealmente a duração de cada fase de comutação do conversor deve ser próxima uma da outra, para que os esforços de comutação sejam parecidos entre todas as chaves.

Pequenos intervalos de comutação causam problemas de estresses nas chaves conforme discutido no capítulo 2, quando foi analisado o conversor *boost* convencional operando com razão cíclica elevada. Em (4.37) foi demonstrada a máxima razão cíclica do conversor (0,69) para a condição de -20% de sub tensão na entrada.

Para o dimensionamento do atraso entre os sinais da base de tempo triangular ($\Delta\Phi$) será considerada a premissa de que o conversor não irá operar com $D > 0,75$, tornando o tempo de defasagem entre os sinais da base de tempo $\frac{1}{4}$ do período de comutação ou 2,5 micro-segundos.

A Figura 4.8 apresenta as duas formas de onda triangulares utilizadas no modulador do circuito de controle com amplitude 8 Vpp, frequência de 100 kHz e 2,5 micro segundos de defasagem.


Figura 4.8 – Formas de onda triangulares do modulador PWM



Fonte: O autor.

Na Figura 4.9 os sinais PWM que acionam as chaves principais do conversor em condições nominais de funcionamento.

Figura 4.9 – Formas de onda PWM



Fonte: O autor.

Resistores de carga e shunt

Para os valores nominais de operação, o resistor de carga pode ser calculado em (4.69).

$$V_L = 300 \text{ V} \quad (4.67)$$

$$P_L = 400 \text{ W} \quad (4.68)$$

$$R_L = \frac{V_L^2}{P_L} \quad (4.69)$$

$$R_L = 225 \Omega \quad (4.70)$$

O resistor *shunt* pode ser fixado em $0,1\Omega$, valor comercialmente disponível. A potência dissipada pelo resistor *shunt* é calculada por (4.72).

$$I_L = \frac{V_L}{R_L + R_{shunt}} \quad (4.71)$$

$$P_{Shunt} = R_{shunt} \cdot I_L^2 \quad (4.72)$$

$$P_{Shunt} = 0,18 \text{ W} \quad (4.73)$$

A queda de tensão no resistor shunt pode ser calculada por (4.74).

$$V_{Shunt} = R_{shunt} \cdot I_L \quad (4.74)$$

$$V_{Shunt} = 0,13 \text{ V} \quad (4.75)$$

Os valores de potência dissipada no resistor shunt e queda de tensão na carga por efeito do resistor shunt são pequenos demais em relação aos valores nominais, não influenciando na prática sobre a regulação e rendimento do conversor.

Resistores R1 e R2

Os resistores R1 e R2 formam um divisor resistivo de tensão cuja função é abaixar os valores de tensão nominais de saída (300 volts) para um valor compatível com os amplificadores operacionais que formam o modulador PWM.

Para o valor de razão cíclica em condição nominal (4.39), onde $D = 0,65$ e considerando a amplitude do sinal triangular (A_t) como sendo 8 volts V_{pp} , o valor da tensão de realimentação ($V_{Feedback}$) é dado por (4.76).

$$V_{Feedback} = A_t \cdot D \quad (4.76)$$

$$V_{Feedback} = 5,2 \text{ V} \quad (4.77)$$

O ganho do divisor resistivo formado por R1 e R2 é expresso por;

$$G_R = \frac{V_{Feedback}}{V_L} = \frac{R2}{R1 + R2} \quad (4.78)$$

O resistor R2 na prática deve ser muito maior que a impedância de entrada do comparador de tensão, sendo esta em circuitos reais acima de $1\text{M}\Omega$, o valor de R2 pode ser arbitrado em $10\text{K}\Omega$. Aplicando este valor em (4.76), R1 vale $566,92 \text{ K}\Omega$.

Na implementação prática do circuito seria a associação de um resistor de valor comercial com um *trimpot* para o ajuste fino de compensação de tolerâncias.

Resistores R3 e R4 e as tensões de referência

O amplificador operacional AOP1 está configurado como um amplificador não inversor de tensão, sua função é elevar o valor de queda de tensão no resistor shunt para um valor compatível com a operação do comparador de tensão formado por AOP4, com menor influência de ruído.

Considerando V_{shunt} calculado em (4.75) e arbitrando que este valor nominal de tensão na entrada não inversora de AOP1 deva gerar uma tensão de 5 volts em sua saída, o ganho do amplificador não inversor pode ser calculado em (4.79).

$$G_{AOP1} = \frac{5V}{V_{shunt}} \quad (4.79)$$

$$G_{AOP1} = 38,46 \quad (4.80)$$

Na topologia não inversora, o ganho de um amplificador operacional em malha fechada em função dos seus resistores de polarização é;

$$G_{AOP1} = \left(\frac{R3}{R4}\right) + 1 \quad (4.81)$$

Considerando valores comerciais de resistores para $R3 = 470 \text{ K}\Omega$ e $R4 = 12\text{K}\Omega$, o ganho do amplificador não inversor formado por AOP1 é;

$$G_{AOP1} = 40,17 \quad (4.82)$$

As diferenças de ganhos entre (4.80) e (4.82) não é problemática porque a condição de proteção de sobre corrente (Shutdown) pode ser ajustada pelo valor de $V. Ref2$ aplicada na entrada não inversora de AOP4.

Considerando a máxima condição de sobre corrente como sendo 15% do valor nominal, a máxima tensão V_{shunt} é o valor calculado em (4.75) acrescido de 15%, sendo portanto;

$$V_{Shunt+15\%} = 0,1495 \text{ V} \quad (4.83)$$

É possível calcular o valor de $V. Ref2$ considerando o ganho calculado em (4.84);

$$V_{Ref2} = G_{AOP1} \cdot V_{Shunt+15\%} \quad (4.84)$$

$$V_{Ref2} = 6,005 \text{ V} \quad (4.85)$$


O cálculo de $V. Ref1$ é efetuado considerando a tensão $V. Feedback$ calculada em (4.77) acrescida de 15% que é a condição de desligamento (shutdown) do conversor por sobre tensão. Sendo o valor nominal de $V. Feedback$, 5,2 volts, tem-se;

$$V_{Ref1} = 5,98 \text{ V} \quad (4.86)$$

Circuito final do controlador

O circuito final do controlador implementado na ferramenta PSIM é demonstrado na Figura 4.10.

Figura 4.10 - Circuito do sistema de controle.




Fonte: O autor.

O circuito apresentado na Figura 4.10, difere do apresentado anteriormente em 4.6 por um detalhe fundamental. No circuito implementado em simulador, o amplificador não inversor responsável pela amplificação de (V_{shunt}) foi substituído por um bloco de ganho “K”, em função da simplicidade de implementação em ambiente computacional de ganhos lineares, em relação ao projeto de um circuito discreto de igual função.

4.11 CIRCUITO FINAL DO CONVERSOR

Na Figura 4.11 temos o circuito com os valores de componentes determinados no capítulo 4.

Figura 4.11 - Circuito final com os valores calculados



Fonte: O autor.

Os drives dos MOSFETS foram suprimidos por motivo de simplificação. Também estão representadas as duas células quadráticas, embora na fase de projeto da malha ressonante tenha sido projetada apenas a malha composta por L_{R1} , L_{R2} e C_{R1} , os componentes C_{R2} e L_{R3} são simétricos à C_{R1} e L_{R2} respectivamente.

4.12 CONCLUSÕES

Neste capítulo foi apresentado o dimensionamento dos componentes que permitem a construção física do protótipo e seu ensaio em laboratório. O próximo capítulo apresenta os principais resultados computacionais e experimentais em bancada que validam as premissas de projeto adotadas no capítulo 4.

5 SIMULAÇÕES E ANÁLISE DOS RESULTADOS EXPERIMENTAIS

Os resultados obtidos através do desenvolvimento analítico do conversor, apresentados nos capítulos anteriores, geraram o projeto dos circuitos de potência e acionamento.

Uma vez projetado o circuito e simulado em ambiente computacional, faz-se necessário a implementação de um protótipo em laboratório visando reproduzir as condições de funcionamento propostas no projeto e assim comprovar os princípios teóricos estabelecidos para o funcionamento do conversor.

Neste capítulo são apresentados os resultados de algumas simulações realizadas durante o desenvolvimento do projeto e os resultados do ensaio do protótipo no laboratório de eletrônica de potência da Universidade Estadual de Londrina.

O circuito ensaiado é o mesmo apresentado na Figura 4.11, cujo diagrama esquemático final, já com os circuitos integrados drives dos MOSFETS é apresentado no anexo 1.

As condições nominais de ensaios foram;

- Tensão de entrada: 24 V
- Tensão de saída: 300 V
- Potência na carga: 400 W
- Frequência de chaveamento: 100 kHz

A Tabela 5.1 apresenta os componentes semicondutores empregados em simulação e no protótipo.

Tabela 5.1 – Componentes semicondutores empregados em simulação e protótipo.

Componente	Simulação	Protótipo
MOSFETS (S_1, S_2)	Ideal	IRFP 260N
Chaves auxiliares ($D_1 - D_4$)	Ideal	HFA15PB60
Diodos do multiplicador de tensão ($D_{M1}-D_{M4}$)	Ideal	MUR880EG
Diodos da malha ressonante ($D_{R1} - D_{R4}$)	Ideal	UF 4004

Fonte: O autor.

Para a aquisição de dados do protótipo foi empregado o osciloscópio modelo TDS3014B da marca Tektronix®. A resistência de carga (R_o) foi simulada por meio de um banco com dois reostatos ($0-1K\Omega \times 1kW$) e ($0-100\Omega \times 1kW$). O conversor foi alimentado por uma fonte de bancada de $0-60 V$.

Para excitação do conversor foi empregado um gerador de sinais digitais programáveis da marca Boolean Solutions.


5.1 RESULTADOS DE SIMULAÇÕES E EXPERIMENTAIS OBTIDOS

A seguir os principais resultados experimentais obtidos na simulação e no ensaio em laboratório do protótipo.

5.1.1 Amostra dos Pulsos de Controle

A Figura 5.1 mostra os pulsos de acionamento das chaves principais S_1 e S_2 . A amostragem se deu antes do drive de acionamento dos MOSFET, sendo portando a saída do gerador de excitação.

Figura 5.1 - Pulsos de excitação do conversor.




Fonte: O autor.

Os pulsos de controle correspondem a sequência de acionamento do conversor descrita no capítulo 3 quando analisada as fases de funcionamento do circuito. Sua baixa amplitude (cerca de 4 Vpp) representam uma saída digital TTL com pequeno decremento de tensão em função do drive estar carregando o circuito digital de acionamento. Sua frequência e amplitude são constantes, mas a largura e defasagem entre os pulsos pode varia sensivelmente de acordo com as condições de operação.

5.1.2 Tensões de Entrada, Estágio Intermediário e Saída do Conversor

Uma das estratégias de projeto do conversor é a elevação gradual de tensão nos estágios quadráticos e depois no estágio dobrador de tensão. A Figura 5.2 mostra a simulação realizada no software PSIM das tensões no capacitor C_1 e na carga.


Figura 5.2 - Tensões V_{C1} e na carga



Fonte: O autor.

Na Figura 5.3 temos as tensões intermediárias para a comprovação do funcionamento elevador de tensão do conversor. A tensão de entrada (Ch1), a tensão no capacitor intermediário C_1 (Ch2) e a tensão na carga (Ch4).

Figura 5.3 - Tensões de entrada, intermediárias e de saída



Fonte: O autor.

É possível verificar o comportamento quadrático do conversor e o efeito multiplicativo de tensão do estágio de saída.

Para uma tensão de entrada de 24 V e uma tensão da carga de 300 V, o ganho total do conversor é de 12,5. Como o ganho do multiplicador de tensão é fixo e igual à 2, o ganho do estágio quadrático (G_Q) é portanto de 12,5.


O ganho por etapa que compõe o conversor quadrático (G_1 e G_2) é igual à raiz de (G_Q) ou 2.5. Conhecendo os valores de G_1 e G_2 é possível calcular as tensões em C_1 (60V) e na carga (300V).

Na Figura 5.3, em condição de carga nominal, comprovam as tensões de entrada (Ch1), em C_1 (Ch2) e na carga (Ch4). Estes valores se apresentaram dentro do previsto nas etapas teóricas e comprovam sua capacidade de elevação de tensão do conversor dentro dos parâmetros estimados de projeto.

5.1.3 Correntes de Entrada dos Braços Quadráticos e Corrente Fornecida pela Fonte

A simulação da Figura 5.4 demonstra o efeito de entrelaçamento do conversor.

Figura 5.4 – Efeito do entrelaçamento na corrente de entrada




Fonte: O autor.

Um dos efeitos do entrelaçamento de conversores é o aumento da frequência das ondulações de corrente e tensão vistas pela fonte e pela carga. Este aumento de frequência implica em menores valores de componentes passivos (indutores e capacitores) para a construção de filtros a fim de eliminar a interferência eletromagnética e ruídos do circuito.

A Figura 5.5 mostra as correntes nos indutores de entrada I_{L1} amostrada em (Ch1) e I_{L2} amostrada em (Ch2) estão defasadas de forma a que a corrente resultante de entrada, amostrada em (Ch3) apresenta expressiva redução da ondulação.

Figura 5.5 - Corrente de entrada e as correntes nos indutores L_{L1} e L_{L3}



Fonte: O autor.

A ondulação de corrente vista pela fonte (Ch3) apresenta uma frequência fundamental de uma oitava acima da frequência de chaveamento das chaves principais.


5.1.4 Correntes nas Chaves Principais e nos Diodos do Estágio Multiplicador

Uma das principais relações de compromisso a ser observada no projeto do conversor foi o controle dos esforços de corrente sobre as chaves controladas S1 e S2.

Na Figura 5.6 estão representadas as correntes sobre uma das chaves principais (S_1), amostradas em (Ch1), e sobre os diodos do multiplicador de tensão de saída, D_{M3} amostrada em (Ch2) e D_{M2} amostradas em (Ch3).

Em determinadas etapas do funcionamento do circuito vários elementos armazenadores de energia estarão realizando descargas simultâneas sobre as chaves controladas, gerado estresses de corrente que precisavam ser suportados sem danos aos componentes.

Figura 5.6 - Correntes nas chaves principais e nos diodos da etapa multiplicadora.



Fonte: O autor.

É possível observar na Figura 5.6 estes esforços sobre a chave principal S_1 onde fica evidente a semelhança entre o comportamento de corrente na chave e os resultados previstos no desenvolvimento teórico do conversor. O momento de ressonância é facilmente encontrado bem como o esforço de corrente causado pela descarga de um dos capacitores da etapa multiplicadora de tensão, previsto no capítulo 3 de análise qualitativa do conversor.

Dada a característica de simetria entre os dois braços quadráticos do conversor, esta sendo apresentada a aquisição de sinal de corrente em apenas um dos braços (o da chave S_1), sendo os valores dos braços da chave S_2 apresentam o mesmo comportamento por serem circuitos iguais.

5.1.5 Funcionamento do Circuito Ressonante


A fim de verificar o funcionamento da etapa de auxilio a comutação formada pelos elementos ressonantes (C_R e L_R) e pelos elementos auxiliares (D_R) foi

realizada a aquisição de alguns sinais chaves para a comprovação de funcionamento em comutação suave.

A Figura 5.7 demonstra a aquisição do sinal de corrente em S_1 , amostrado em (Ch1) e a tensão em S_1 , amostrado em (Ch3). Pode ser observado a partir de Figura 5.7 que a chave principal S_1 é comutada em condição ZCS (*zero-current-switching*) no período de acionamento da chave e a comutação em condição ZVS (*zero-voltage-switching*) no momento de bloqueio de S_1 .

Também é possível observar na Figura 5.7 os estresses de comutação tanto de tensão quanto de corrente sobre a chave, estresses estes devem estar contemplados no dimensionamento do componente.

Figura 5.7 – Corrente versus tensão nas chaves controladas.



Fonte: O autor.


O amortecimento da tensão no circuito ressonante também é observado no sinal amostrado em (Ch3). Se o ponto importante no dimensionamento do circuito é o correto amortecimento da tensão em S_1 , se ela não for completamente amortecida (circuito sub amortecido) durante o período de bloqueio, corre-se o risco de não haver condição de cruzamento por zero entre tensão e corrente no próximo ciclo de

acionamento. No resultado obtido verifica-se o amortecimento adequado da tensão durante a fase de bloqueio de S_1 .

Na Figura 5.8 são demonstrados os valores de tensão no capacitor ressonante do braço 1 do circuito (C_{R1}), amostrada em (Ch2) versus a corrente no indutor ressonante (L_{R1}), amostrada em (Ch3).

Após S_1 ser bloqueado em ZVS, C_{R1} é carregado, assim que o capacitor ressonante atinge uma tensão maior que V_{C1} , os diodos auxiliares da malha ressonante comutam e se inicia a ressonância do capacitor C_{R1} com o indutor L_{R1} .

Figura 5.8 – Corrente em L_{R1} versus tensão em C_{R1}




Fonte: O autor.

O circuito ressonante de apoio a comutação das chaves principais, se mostrou adequado e seu correto funcionamento permitiu obter melhoras na eficiência do conversor conforme será demonstrado em 5.1.6.

5.1.6 Ensaio de Eficiência do Conversor

A fim de determinar a eficiência do conversor, foi montado em bancada o circuito de ensaios ilustrado na Figura 5.9.

Figura 5.9 - Processo de obtenção da eficiência do conversor


Fonte: O autor.

As medidas de V_1 , V_2 , I_1 e I_2 foram realizadas com multímetros de uso geral disponível no laboratório. A resistência de carga foi simulada com a associação de dois reostatos em série (0-1K Ω x 1kW) e (0-100 Ω x 1kW), sendo a utilização de um reostato de 100 Ω , necessária para o ajuste fino durante o ensaio.

A potência de entrada é calculada pelo produto de V_1 e I_1 e a de saída pelo produto de I_2 e V_2 . A eficiência de conversão é calculada pela razão entre a potência de saída e de entrada.

O conversor foi ensaiado na faixa de potência de 150W até uma sobre potência de 100W do seu valor nominal.

O gráfico da Figura 5.10 apresenta os valores de eficiência do conversor para a configuração de comutação dissipativa (sem o uso de componentes ressonantes) e o arranjo de comutação suave proposto.

Figura 5.10 - Gráfico de eficiência do conversor

Fonte: O autor.

Considerando uma região de 360 W a 440 W, que corresponde a -10 % e +10% da potência nominal, a média de rendimento no ensaio foi de 80,1% para a versão dissipativa e 91,5% para a versão de comutação suave o que comprovou a eficiência da técnica de projeto empregada na redução das perdas de conversão e demonstrou a qualidade geral do projeto.


5.1.7 Controle do Conversor

O circuito de controle projetado na sessão 4.9, visa garantir valores nominais de tensão e corrente na saída com pequenas variações, em relação a mudanças de carga e na tensão de entrada do conversor.

Pelas razões explicadas em 4.9 o comportamento do conversor em malha fechada foi simulado, não sendo implementado fisicamente o circuito de controle. O *software* utilizado nesta simulação foi o PSIM 9.0 que permite projetos bastante realistas de sistemas de controle e de potência em uma mesma plataforma.

A fim de verificar o comportamento do conversor em malha fechada, foi implementada uma fonte de alimentação do conversor como descrita na Figura 5.11

Figura 5.11 - Tensão de entrada para verificação do controle.



Fonte: O autor.

O arranjo corresponde à associação em série de três fontes de tensões;


- Uma fonte contínua (V_{cc}) de 19,2 volts, sendo este valor a mínima tensão de entrada do conversor, (-20% da tensão nominal de 24V).
- Uma fonte triangular (VT) de 9,6 volts pico a pico, razão cíclica 0,5 e 5Hz de frequência.
- Uma ponte pulsátil (VP) de 5 volts pico a pico, razão cíclica 0,5 e 1Hz de frequência.

A fonte triangular tem por objetivo variar, de forma linear, a tensão nominal de entrada (24V) em -20% de sub tensão e 20% de sobre tensão, condições que podem ser encontradas caso a entrada do conversor esteja ligada a bancos de bateria, painéis solares, células de combustível, micro-turbinas, todas fontes que por motivos diversos apresentam tendências a variações de tensão nominal.

A fonte pulsátil foi introduzida com o objetivo de simular flutuações rápidas de tensões no barramento CC de entrada, normalmente associados a cargas não lineares ligadas ao barramento. Um dos objetivos do projeto de um sistema de controle é garantir que flutuações abruptas de tensões de entrada não reflitam em flutuações perigosas na tensão de saída do conversor.

A Figura 5.12 demonstra a tensão de entrada do conversor (soma dos efeitos de V_{cc} , VT e VP) e a tensão na carga em condições nominais.


Figura 5.12 - Tensão de entrada versus tensão de saída do conversor em malha fechada



Fonte: O autor.

É possível verificar a regulação de tensão de saída mesmo com severa perturbação de tensão de entrada do conversor. A Figura 5.13 também demonstra o sinal de entrada versus o sinal de saída do conversor, porém seus eixos X e Y tiveram suas escalas modificadas de modo, fornecer uma ampliação da amplitude dos sinais e com isto permitir uma estimativa de regulação do conversor.

Figura 5.13 - Estimativa de regulação do conversor em malha fechada



Fonte: O autor.

É possível verificar graficamente, que a tensão de entrada apresenta uma amplitude pico a pico de cerca de 13 volts, o que corresponde a uma variação de 54 % do valor de tensão nominal de entrada (24 V). A tensão de saída apresenta uma amplitude pico a pico de cerca de 8 volts, o que corresponde a uma variação de 2,67 % da tensão nominal de saída (300V).

Estes valores demonstram a ação reguladora do sistema de controle de conversor quando este é operado em malha fechada com realimentação negativa de tensão.

5.2 CONCLUSÃO

Neste capítulo foi apresentado os resultados experimentais obtidos com o protótipo do conversor. Analisando as formas de ondas e valores obtidos, comparando-os com os dimensionamentos teóricos e com resultados de simulações

observa-se a coerência de resultados teóricos e práticos, podendo-se afirmar que o conversor proposto funciona de acordo com base teórica desenvolvida nos capítulos anteriores, comprovando assim os procedimentos de projeto.

As combinações das topologias base propostas, mostraram válidas, podendo-se afirmar que o conversor apresenta elevado ganho de tensão estático com valores tolerados de estresses de comutação em suas chaves e valores de razão cíclica inferiores a 0,70 que permitem um projeto de maior eficiência e com controlabilidade aceitável, conforme discutido no capítulo 4.

Os resultados obtidos também permitiu determinar que as chaves de comutação controladas conduzem em modo suave, na condição ZCS quando em acionamento e ZVS em bloqueio, apresentando baixas perdas de comutação e picos de corrente e tensão suportáveis pela chave, sendo estes picos de tensão dependentes dos elementos ressonantes (C_R e L_R), é possível comprovar que houve o correto dimensionamento destes componentes no projeto.

No tocante a eficiência de conversão foi comprovado um bom desempenho com rendimento melhor que 90% próximo a potência nominal, o que valida as técnicas de projeto não dissipativas empregadas no conversor.

O desempenho do circuito quando submetido a um controle simulado em malha fechada demonstrou que ele apresenta regulação de tensão adequada, mesmo quando submetido a variações razoáveis de tensão de entrada.

O protótipo de comportou dentro do esperado e os valores nominais para a qual ele foi dimensionado foram atingidos, validando os procedimentos de projeto e construção empregados.

6 CONCLUSÃO GERAL

Este trabalho teve como objetivo o estudo de um conversor CC/CC elevador de comutação suave utilizando a combinação de três topologias bastante difundidas em eletrônica de potência que são: A topologia *boost* quadrática, topologia de conversores entrelaçados e multiplicadores de tensão.

No decorrer da etapa de pesquisa bibliográfica para realização deste projeto, observou-se uma grande necessidade de conversores CC/CC elevadores, especialmente aqueles associados a fontes geradoras renováveis de pequena capacidade (células solares, micro turbinas eólicas, células de combustível e geradores elétricos acionados por combustão de biomassa). Também ficou evidente, e isto se refletiu na escrita no capítulo 2, as principais limitações de topologias básicas elevadoras de tensão.

No capítulo 3, foi apresentada a proposta um circuito que reúne as vantagens individuais da três topologias básicas escolhidas e este circuito analisado de forma qualitativa as etapas de funcionamento do conversor proposto com as trocas de energia entre os elementos armazenadores e as chaves comutadoras. A análise foi realizada cobrindo duas regiões de operação, para razão cíclica maior e menor que 0,50.

Além de elevados ganhos de tensão, conversores CC/CC modernos requerem elevado rendimento, especialmente aqueles cuja topologia apresenta associações em série de estágios conversores como o projeto proposto neste trabalho. Ainda no capítulo 3 foi apresentada a célula de comutação suave proposta para o conversor, suas etapas de funcionamento e uma análise quantitativa das suas principais equações.

No capítulo 4, foi realizado o dimensionamento dos componentes que fazem parte do conversor, definidas as suas premissas de projeto bem como as principais relações de compromisso tipicamente presentes em projeto de conversores, como volume de indutores versus estresses nas chaves comutadoras, frequências de chaveamento versus perdas de comutação. Também foram dimensionados os componentes do circuito ressonante de comutação suave.

Ainda no capítulo 4, foi projetado um circuito de controle para o conversor. Em função da maior complexidade dos sinais de controle que este tipo de topologia requer, sistemas analógicos de controle tornam-se muito complexos e pouco

confiáveis, sendo a solução ideal um sistema digital baseado em tecnologia DSP, tendência em alta na última década na eletrônica de potência. No presente trabalho, pelas razões expostas no capítulo 4, não foi implementando em protótipo o circuito de controle, porém um circuito foi projetado e simulado e seus resultados apresentados no capítulo 5.

A construção do protótipo em laboratório e o seu ensaio em bancada permitiu a obtenção dos principais resultados experimentais que são apresentados no capítulo 5 juntamente com algumas simulações que ajudam a explicar o funcionamento do conversor.

Os resultados obtidos validaram o projeto do conversor dentro dos parâmetros nominais propostos. O funcionamento do circuito se deu como esperado e uma boa eficiência de conversão foi obtida.

O desenvolvimento deste trabalho também permitiu uma grande curva de aprendizado em laboratório, na construção e ensaio do protótipo, aprendizado este fundamental para o prosseguimento da carreira do pesquisador em níveis além do título de mestre.

De uma maneira geral o trabalho trouxe a oportunidade um grande aprendizado em eletrônica de potência por abranger um grande número de análises que vão desde configurações básicas de conversores até e um aprofundamento em algumas configurações avançadas com conversores ressonantes. Como sugestão de trabalhos futuros pode-se listar;

Implementação de um controle digital baseado em DSP em malha fechada pois este trabalho se limitou a simulação do controle em malha fechada;

Implementação de outras topologias de comutação suave baseadas em chaves controladas auxiliares associadas a um controle digital;

Adoção amortecedores (*snubbers*) visando a redução de perdas de comutação nas chaves não controladas.

Desenvolvimento de uma topologia entrelaçada com maior número de conversores em paralelo visando aumento da potência na carga a partir de células de menor potencia e conseqüentemente menor complexidade.

REFERÊNCIAS

- AGÊNCIA NACIONAL DE ENERGIA ELÉTRICA – ANEEL. **Resolução Normativa Nº 482, de 17 de abril de 2012**. Estabelece as condições gerais para o acesso de microgeração e minigeração distribuída aos sistemas de distribuição de energia elétrica, o sistema de compensação de energia elétrica, e dá outras providências. Disponível em: <<http://www.aneel.gov.br/cedoc/ren2012482.pdf>>. Acesso em: 15 maio 2014.
- BARBI, I. **Projetos de fontes chaveadas**. 2. ed. Florianópolis: Ed. Autor, 2007.
- BARBOSA, L. R. et al. A buck quadratic PWM soft-switching converter using a single active switch. **IEEE Transactions on Power Electronics**, New York, v. 14, p. 445-453, May 1999.
- BARBOSA, L.R. Analysis of a soft-switched quadratic boost converter. **Eletrônica de Potência**, Campo Grande, v. 18, n.3, p.1047-1054, jun./ago.2013.
- BARRETO, L. H. S. C. et al. A quasi-resonant quadratic boost converter using a single resonant network. **IEEE Transactions on Industrial Electronics**, New York, v. 52, n. 2, Apr. 2005.
- BASSAN, S.; MOSCHOPOULOS, G. Properties and applications of quadratic converters. **Canada Electrical Power Conference**, London, p. 123-127, 2007.
- BRITTO, J. et al. Proposta de um conversor cc-cc utilizado em sistemas fotovoltaicos e rede de energia elétrica para faixa de tensão universal. **Eletrônica de Potência**, Campinas, v. 14, p. 165-172, ago. 2009.
- BRUGLER, J. S. Theoretical performance of voltage multiplier circuits. **IEEE Journal of Solid-State Circuits**, New York, v. 6, n. 3, p. 132-135, June 1971.
- COCKROFT, J. D.; WALTON, E. T. S. Further development on the method of obtaining high velocity positive ions. **Proceedings of the Royal Society**, London, Feb. 1932.
- DAMASCENO, A. D. C. H. **Controle preditivo de corrente aplicado a um controlador de carga de baterias baseado em conversor CC-CC bidirecional**. 2008. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Juiz de Fora, Juiz de Fora, 2008.
- EFLAND, T. Lateral DMOSFET structure development for advanced power technologies. **Texas Instrument Technical Journal**, Pennsylvania, v. 11, n. 2, p. 10-24, 1994.
- FENG, X.; LIU J.; LEE, F. Impedance specifications for stable dc distributed power systems. **IEEE Transactions on Power Electronics**, New York, v.17, n. 2, p. 157-162, Mar. 2002.

HAMZA, A. **Power semiconductor devices, electronic power-EE IIT kharagpur.** Nova Deli: NPTEL, 2008.

HSIEH, Y.; HSUEH, T.; YEN, H. C. An Interleaved Boost converter With Zero-Voltage Transition. **IEEE Transactions on Industrial Electronics**, New York, v. 24, n. 4, p. 973–978, Apr. 2009.

HUBER, L.; JOVANOVIĆ, M. A design approach for server power supplies for networking. **Applied Power Electronics Conference and Exposition**, New Orleans, v. 2, p. 1163-1169, Feb. 2000.

KOBAYASHI, K.; MATSUO, H.; SEKINE, Y. Novel solar-cell power supply system using a multiple-input DC–DC converter. **IEEE Transactions on Industrial Electronics**, New York, v. 53, n. 1, p. 281-286, Feb. 2006.

KOSAI, H. et al. Coupled Inductor Characterization for a High Performance Interleaved Boost Converter. **IEEE Transactions on Magnetics**, New York, v. 45, n. 10, p. 4812-4815, 2009.

MAKSIMOVIC, D.; CUK, S. General properties and synthesis of PWM dc-dc converters. **IEEE Power Electronics Specialists Conference**, Milwaukee, p. 515-525, Jun. 1989.

MAKSIMOVIC, D.; CUK, S. Switching Converters with Wide DC Conversion Range. **IEEE Transactions on Power Electronics**, New York, v. 6, n. 1, p. 151-157, Jan. 1991.

MAZUMDER, K.; BURRA, R. K.; ACHARYA, K. A ripple mitigating and energy-efficient fuel cell power-conditioning system. **IEEE Transactions on Magnetics**, New York, v. 22, n. 4, p. 1437-1452, Jul. 2007.

MELO, L. F. P. **Análise e projeto de fontes chaveadas.** São Paulo: Érica, 1996.

MINDELL, D. A. **Digital Apollo: human and machine in spaceflight.** Cambridge: Massachusetts Institute of Technology, 2008.

MORALES-SALDANA, J. A. et al. Multi loop controller design for a quadratic boost converter. **IET Electric Power Applications**, Stevenage, v. 1, n. 3, p. 362-367, May 2007.

NATIONAL SEMICONDUCTOR. **LM3524 Datasheet.** Disponível em: <<http://pdf1.alldatasheet.com/datasheet-pdf/view/8734/NSC/LM3524.html>>. Acesso em: 15 maio 2014.

REN, Y. et al. **Two-stage approach for 12-V VR.** **IEEE Transactions on Industrial Electronics**, New York, v. 19, n. 6, p. 1498-1506, Nov. 2001.

SILVA, W. et al. Conversor boost quadrático-buck utilizado no acionamento de um vetor de LED empregado no tratamento de disfunções celulares. **Eletrônica de Potência**, Campinas, v. 16, p. 204-211, jun. 2011.

SOBREIRA JUNIOR, P. A. **Conversor CC-CC entrelaçado aplicado no processamento de energia de arranjo solar fotovoltaico**. 2011. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Juiz de Fora, Juiz de Fora, 2011.

TENTI, P. et al. Analysis and design of a HV DCDC series resonant converter using multi stage voltage multiplier. **Proceedings of the European Space Power Conference**, Paris, v. 1, p. 47 1-477, Oct. 1989.

TEXAS INSTRUMENTS. **Design Calculations for Buck-Boost Converters (Rev. B)** - Application Notes.


TORRICO-BASCOPE, R. P. et al. A new isolated DC-DC boost converter using three-state switching cell. **Applied Power Electronics Conference and Exposition**, Texas, p. 607-613, Feb. 2008.

VAN der BROECK, H. Analysis of a current fed voltage multiplier bridge for high voltage applications. In: POWER ELECTRONICS SPECIALISTS CONFERENCE, 33rd, 2002, Queensland. **Proceedings...** Queensland: IEEE, 2002.

APÊNDICES

APÊNDICE A - Circuito do protótipo

Figura A1 – Circuito final do protótipo.



Fonte: O autor

Lista de componentes

Semicondutores

CI1 –LM7815 (Circuito integrado regulador de tensão linear 15V x 1A)

CI2, CI3 –TC 4432 (Circuito integrado drive para acionamento de MOSFET)

Q1, Q2 - IRFP 260N

D1, D2, D3, D4 - HFA15PB60

D5 – Led vermelho 5mm de uso geral

DM1, DM2, DM3, DM4 - MUR880EG

DR1, DR2, DR3, DR4 – UF 4004

Indutores

L1, L3 – 350 μ H

L2, L4 – 761 μ H

LR1 – 3,5 μ H

LR2, LR3 - 1 μ H

Capacitores

C0, C1, C2, CM1, CM2 - 100 μ F x 450V (eletrolítico)

CR1, CR2 – 15nF x 400V (cerâmico)

C3, C4 - 100 μ F x 50V (eletrolítico)

C5, C6, C7, C8 – 100nF x 400V (cerâmico)

Resistores

R1, R2 – 10K Ω x $\frac{1}{4}$ de Watt

R3, R4 – 360K Ω x $\frac{1}{4}$ de Watt

R5 – 1.5 K Ω x $\frac{1}{4}$ de Watt


Fusíveis

F1 – Fusível de 30A

F2 – Fusível de 2A

Na figura A2, a visão do protótipo montado e ensaiado em laboratório

Figura A2 – Protótipo final do protótipo.



Fonte: O autor.